n
t h
e i r
b e
i n g
a 第五章作业答案
5.2.1 分析图题5.2.1所示电路的逻辑功能，列出功能表。

Q
Q
S
R 图题5.2.1
解：方法（1） 将图题5.2.1所示电路与由与非门构成的基本RS 锁存器比较，发现该电路与后者仅在信号输入端分别多了一个非门，而后者为低电平有效的基本RS 锁存器，因此该电路为高电平有效的RS 锁存器，功能表如下：
S R Q
Q
锁存器状态
00不变不变保持010********
1
不确定方法（2） 由逻辑电路图可以得到Q 端和端的逻辑表达式
Q n
Q S Q =A
Q R Q =A 根据上面的逻辑表达式，可以得到该锁存器的功能表如下所示：
（略，同上表）
5.3.1 触发器的逻辑电路如图题5.3.1所示，确定其属于何种电路结构的触发器，并分析工作原理。

解：图题5.3.1所示电路是由两个传输门控D 锁存器构成的CMOS 主从D 触发器。

其
中TG 1、TG 2和G 1、G 2构成主锁存器，TG 3、TG 4和G 3、G 4构成从锁存器，和分
D S D R
别为直接置1端和直接置0端。

当触发器处于工作状态时，应将他们置于高电平。

工作原理分析：
（1）当CP=0时，C=0，=1，TG 1、TG 4导通，TG 2、TG 3断开。

此时D 信号进入C 锁存器，G 1输出，并随D 变化。

由于TG 3断开、TG 4导通，主从锁存器相互隔离，从D 锁存器构成双稳态存储单元，使触发器的输出维持原来的状态不变。

（2）当CP 由0跳变到1后，C=1，=0，TG 1、TG 4断开，TG 2、TG 3导通。

此时D
C 信号与主锁存器之间的联系被切断，TG 2的导通使主锁存器维持在CP 上升沿到来之前瞬间的状态。

同时由于TG 3导通，G 1输出信号送到Q 端，得到，并且在CP=1期
1
n Q D +=间保持不变。

（3）当CP 由1跳变到0后，再次重复（1）的过程。

5.4.1 上升沿和下降沿触发的D 触发器的逻辑符号及时钟信号CP()的波形如图题5.4.1
CP 所示，分别画出他们Q 端的波形。

设触发器的初始状态为0。

解：上升沿和下降沿触发的D 触发器Q 端的输出分别为Q 1和Q 2，输出波形如下：
D CP(CP)Q 1Q 2
5.4.3
设下降沿触发的JK 触发器的初始状态为0，、J 、K 信号如图题5.4.3所示，试
CP 画出触发器Q 端的输出波形。

解：触发器Q 端的输出波形如下：
J
CP Q
K 5.4.8两相脉冲产生电路电路如图题5.4.8所示，试画出在作用下Φ1和Φ2的波形，并CP 说明Φ1和Φ2的时间关系。

各触发器的初始状态为0。

n
n
t h
e i r
b e
i n g
a r
1
2
解：由图题5.4.8得到Φ1和Φ2的逻辑表达式：Φ1
=
Q 2，。

由于图中的JK 触发器的J 、K 均接1，因此两个触发
1221212Q Q Q Q Q Q Φ=+=A 器均在各自的CP 脉冲下降沿状态翻转，而第一个触发器的输出Q 1作为第二个触发器的CP 脉冲输入，因此Q 2在Q 1的每个下降沿状态翻转，Φ1和Φ2的波形如下所示：
CP Q 1Φ1(Q 2)
Q 1Q 2Φ2
由波形图可知，Φ1超前Φ2一个周期
CP 5.4.9逻辑电路和各输入端波形如图题5.4.9所示，画出两触发器Q 端的波形。

两触发器的初始状态为0。

B A
CP C
解：由逻辑图可以看出触发器2是一个下降沿触发的JK 触发器，触发器1是一个上升沿
触发的D 触发器，他的CP 脉冲来自Q 2，并且D 信号接在上，即Q 1在Q 2的每一个上
1Q 升沿状态翻转一次。

接两个触发器的直接复位端。

Q 1、Q 2的波形图如下：
C
A Q 1Q 2
B C CP。