第6章 半导体存储器 由于存储器的字数与存储器芯片的字数一致，8 K=213，故只 需13根地址线(A12A0)对各芯片内的存储单元寻址，每一芯片只 有一条数据线，所以需要8片这样的芯片，将它们的数据线分别 接到数据总线 (D7D0) 的相应位。在此连接方法中，每一条地址
线有8个负载，每一条数据线有一个负载。位扩展法中，所有芯
图6.19 字位同时扩展连接图
第6章 半导体存储器 图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和 RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个 这样的存储模块用字扩展法连接便构成了4K8的存储器。用 A9A0 10根地址线对每组芯片进行片内寻址，同组芯片应被同
第6章 半导体存储器 3．字位同时扩展 在实际应用中，往往会遇到字数和位数都需要扩展的情况。 若使用lk位存储器芯片构成一个容量为MN位(M>l，N>k) 的存储器，那么这个存储器共需要 (M/l)(N/k) 个存储器芯片。
连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内
采用位扩展法，组间采用字扩展法。 图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连 接方法。
000…00 111…11
最低地址(8000H) 最高地址(BFFFH)
4
11 11
000…00 111…11
最低地址(C000H) 最高地址(FFFFH)
第6章 半导体存储器 可以看出，字扩展的连接方式是将各芯片的地址线、数据 线、读/写控制线并联，而由片选信号来区分各片地址。也就是 将低位地址线直接与各芯片地址线相连，以选择片内的某个单 元；用高位地址线经译码器产生若干不同片选信号，连接到各 芯片的片选端，以确定各芯片在整个存储空间中所属的地址范 围。
第6章 半导体存储器
6.4 存储器的扩展
6.4.1 存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种 情况。 1．位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，需 对每个存储单元的位数进行扩展。图6.17给出了使用8片8 K1的 RAM芯片通过位扩展构成8K8的存储器系统的连线图。
时选中，故同组芯片的片选端应并联在一起。本例用2–4译码器
对两根高位地址线A10A11译码，产生4根片选信号线，分别与各
组芯片的片选端相连。
第6章 半导体存储器 6.4.2 存储器与CPU的连接
CPU对存储器进行访问时，首先要在地址总线上发地址信号，
选择要访问的存储单元，还要向存储器发出读/写控制信号，最后
2元数量的扩展。图6.18给出了用4个16 K8芯片经字扩展 构成一个64K8存储器系统的连接方法。
A15 A14 A0 2-4 译 码 器 3 2 1 0
CE CE CE CE
16× 8 (1)
WE
16× 8 (2)
WE
16× 8 (3)
号。
第6章 半导体存储器
2．存储器与数据总线的连接
对于不同型号的CPU，数据总线的数目不一定相同，连接时 要特别注意。 8086 CPU的数据总线有16根，其中高8位数据线D15D8接存 储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位库
WE
16× 8 (4)
WE
…
…
…
…
A13 WE D7～ D 0
图6.18 有16 K8位芯片组成64 K8位的存储器
…
第6章 半导体存储器 图中4个芯片的数据端与数据总线D7D0相连；地址总线低 位地址A13A0与各芯片的14位地址线连接，用于进行片内寻址； 为了区分4个芯片的地址范围，还需要两根高位地址线A14、A15 经2–4译码器译出4根片选信号线，分别和4个芯片的片选端相连。 各芯片的地址范围见表6.6。
CS、读/写控制线相应并联，而数据线要分别引出。
第6章 半导体存储器
…
…
A0
地址总线
A12
CS WR
1 8 K× 1 CS WR I/O
2 I/O
3 I/O
4 I/O
5 I/O
6 I/O
7 I/O
8 I/O
控制总线
D7 数据总线
图6.17 用8K1位芯片组成8K8位的存储器
…
D0
第6章 半导体存储器
第6章 半导体存储器 表6.6 图6.16中各芯片地址空间分配表
地址
片号
1
A15A14 00 00
A13A12A11…A1A0 000…00 111…11
说明 最低地址(0000H) 最高地址(3FFFH)
2
01 01
000…00 111…11
最低地址(4000H) 最高地址(7FFFH)
3
10 10
第6章 半导体存储器
A 11 A 10 D ～D 3 0 I/O 1～ I/O 4 WE CS RAM 1 2114 A 9～ A 0 A 9～ A 0 A ～A 9 0 WE CS RAM 1 2114 I/O 1～ I/O 4 D 7～ D 4 WR A9～ A 0 WE CS RAM 2 2114 I/O 1～ I/O 4 A9～ A 0 WE CS RAM 3 2114 I/O 1～ I/O 4 A9～ A 0 WE CS RAM 4 2114 I/O 1～ I/O 4 I/O 1～ I/O 4 WE CS RAM 2 2114 A9～ A 0 I/O 1～ I/O 4 WE CS RAM 3 2114 A9～ A 0 I/O 1～ I/O 4 WE CS RAM 4 2114 A9～ A 0 2-4 译 码器
在数据总线上进行信息交换。因此，存储器与CPU的连接实际上 就是存储器与三总线中相关信号线的连接。
1．存储器与控制总线的连接
在控制总线中，与存储器相连的信号线为数不多，如
8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式
下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，有时 这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信
片都应同时被选中，各芯片 CS 端可直接接地，也可并联在一起， 根据地址范围的要求，与高位地址线译码产生的片选信号相连。
对于此例，若地址线A0A12上的信号为全0，即选中了存储器0号
单元，则该单元的8位信息是由各芯片 0号单元的1位信息共同构 成的。
可以看出，位扩展的连接方式是将各芯片的地址线、片选