3)并为l2调试生成一个时序波形图，进行仿真验证。
4)新建一个工程，并为其分配器件及设备。
5)新建一个Block Diagram其名称为l3，并编写verilog hdl代码，设计一个八位的二进制加法器。
6)并为l3调试生成一个时序波形图，进行仿真验证。
四、调试过程及实验结果
一、四位二进制计数器
1)L2工程的代码编写
2)调试生成。V的文件。
3)调试生成时序图，进行仿真验证。
二、八位二进制加法器
1)L3工程的代码编写
2)调试生成l3.v文件。
3)调试生成时序图，进行仿真验证。
计算机组成原理课程设计报告
姓名：学号：
指导教师：
实验地点：
日期：
实验名称：层次化设计方法
一、实验目的及要求
二、实验环境
三、实验内容与步骤
实验内容
实验步骤
1)新建工程，并为其分配器件及设备。
2)新建一个Block Diagram其名称为l2，并编写verilog hdl代码，设计一个4位的同步二进制计数器。