该电路在CPU执行指令 MOV DX, 300H OUT DX, AL 将CPU内AL中的数据送至输出设备 11
PC总线 D7 数据线 ~ 锁存器 D0 A15 地址线 地址 300H ~ 译码 A0 0 与 0 0 IOW 非 CLK
输出 设备
OUT指令时序
T1
T2
T3 Tw
T4
执行：
MOV DX, 300H OUT DX, AL
C1 C2 C3 C4 C5 C6 C7 C8 C8 C10 C11 C12 C13 C14 C15 C16 C17 C18
SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 MEMR MEMW SD08 SD09 SD10 SD11 SD12 SD13 SD14 SD15
Reset Drv IRQ2 DRQ2 D0 MEMW IOW DACK3 DACK1 DACK0 IRQ7 IRQ5 IRQ3 T/C OSC
2
B1
A1
I/OCHCK D7 D7~D0 8根数据线
B10 MEMR
IOR DRQ3 DRQ1 B20 IRQ6 IRQ4 DACK2 ALE B31
A10
输入 设备
A15 地址线 ~ A0 IOR
地址 译码
0
0
与 0 非
图中译码电路的作用：
只当A15~A0上出现200H时，
该电路在CPU执行指令 （即0000 0010 0000 0000B） MOV DX, 200H 输出0，其他输出1。 IN AL, DX 将输入设备的数据读入CPU内AL中
8
PC
B
A
线 总 线
D
C
36线
MEMCS16 I/OCS16 IRQ10 IRQ11 IRQ12 IRQ13 IRQ14 DACK0 DRQ0 DACK5 DRQ5 ISA DACK6 DRQ6 DACK7 DRQ7 +5V MASTER GND
D1 D2 D3 D4 D5 D6 D7 D8 D8 D10 D11 D12 D13 D14 D15 D16 D17 D18
12
A15~A0
D7~D0
0000 0110 0000 0000
IOW
D7 数据线 ~ 锁存器 PC D0 总 A15 地址线 地址 300H ~ 译码 A0 线 0 与 0 0 IOW 非
输出 设备
MOV DX, 300H
OUT DX, AL
输出设备接口电路，即硬件上保证: 只在CPU执行从300H端口输出数据时， 锁存器处于触发状态，其输出随输入变化， 而CPU执行其它指令时, 锁存器均处于锁存状态, 其输出不随输入变化，源自D7 ~ D0数据 线
三 态 缓冲器
输入 设备
A15 地址线 ~ A0 IOR
地址 200H 译码 0 与 0 0 非
MOV DX, 200H
IN
AL, DX
输入设备接口电路，即硬件上保证: 只在CPU执行从200H端口输入数据时， 三态门处于工作状态，使输入设备的数据送上总线侧， 而CPU执行其它指令时, 三态门均处于高阻状态, 使输入设备的数据线与总线侧断开
PC总线信号
IOR IOW MEMR MEMW
CPU最大模式信号 CPU最小模式信号
IORC IOWC MRDC MWTC RD,M/IO=0 WR,M/IO=0 RD,M/IO=1 WR,M/IO=1
5
I/O 端口的译码
1 2 3 4
译码电路的作用
译码电路的构成 译码电路的设计方法 片内译码和片选译码
总 线
D7 ~ D0
数据 线
三 态 缓冲器
输入 设备
A15 地址线 ~ A0 IOR
地址 200H 译码 0 与 0 0 非
T1 CLK
IN指令时序
T2
T3
Tw T4
执行:
MOV DX, 200H
IN AL, DX
9
A15~A0
D7~ D0 IOR
0000 0010 0000 0000
PC 总 线
10 思考：其他的指令为什么不可以？
例 一个输出设备的简单接口电路
PC总线
D7 数据线 ~ 锁存器 D0 A15 地址线 地址 300H ~ 译码 A0 0 与 0 0 IOW 非
输出 设备
图中译码电路的作用：
只当A15~A0上出现300H时，
（即0000 0011 0000 0000B） 输出0，其他输出1。
3
62 PC
AEN:地址允许信号 PC总线、ISA总线可由CPU或DMA控制器控制，当DMA控制 器控制总线时，它同时产生AEN信号，用于禁止CPU控制总线。 AEN=0，表示CPU控制总线。 AEN=1，表示DMA控制器控制总线
4
读写信号
有时于接口译 常用于接口译 由CPU或DMA 控制器产生，经总线控制器至总线，传送给总线 码电路设计 上的从设备 码电路设计
NUIST
I/O接口译码电路设计
PC 总线
PC总线是IBM PC及 PC/XT机上使 用的总线，又称XT总线或8位ISA 总线。 锁存器、8286发送接收器、8259 中断控制器、8237DMA控制器以 及其他逻辑的重新驱动和组合控 制而形成，又称I/O通道。 它共有62引脚，其中，数据线8 根、地址线20根、控制线21根、 状态线2根，还有时钟、电源、 地线 。
6
译码电路的作用
将CPU执行IN/OUT指令发出的地址信号,“翻译”成欲操 作口的选通信号。
解决存储器、I/O设备与CPU连接时地址总线失配问题。 此信号常作为接口内三态门或锁存器的控制信号
接通或断开接口数据线与系统的连接。
7
例 一个输入设备的简单接口电路
PC总线
D7 ~ D0
数据 线
200H
三 态 缓冲器
I/OCHRDY
AEN A19
A20
A11
A19~A0 20根数据线
A31
A0
见教材p171
ISA总线
ISA（Industry Standard Architecture，工业标准体 系结构）是IBM PC/AT（ 80286）机上首先使用，故又 称为AT总线，后被国际标准 化组织确定为国际标准ISA。 它具有16位数据宽度，最高 工作频率位8MHz，数据传输 速率达到16MB/s，地址线24 条，可寻访16M字节地址单元 。ISA总线98芯插槽引脚分布
13 思考：其他的指令为什么不可以？
I/O 端口的译码
1 2 3 4
译码电路的作用
译码电路的构成 译码电路的设计方法 片内译码和片选译码
14
可用门电路、译码器或者两者的组合实现。 门电路： 与门、非门、或门、与非门、或非门等 译码器： 2-4线译码器 3-8线译码器 4-16线译码器