思考题：题4.1.1 按触发方式触发器可分为、和三类。

答：电平触发、主从触发、边沿触发。

题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。

答：0题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。

答：2、1、8。

题 4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。

然后改变两输入信号为0，输出原端Q和非端Q为。

答：0、不定（0，1或1，0）题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。

答：无关。

题4.2.2 同步RS触发器和RS锁存器主要区别是。

答：触发信号。

题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。

答：4t pd。

题4.2.4 同步触发器的缺点是。

（A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件答：A、B、C、D。

题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。

（A）空翻现象，约束条件（B）同步信号，空翻现象（C）约束条件，空翻现象（D）时钟，同步信号答：A题4.3.1 具有约束条件的触发器有。

（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：A题4.3.2 具有一次翻转特性的触发器有。

（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：Ｃ、D题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。

（A）主从RS触发器的主触发器工作原理和同步RS触发器相同（B）主从RS触发器的从触发器工作原理和同步RS触发器相同（C）输入信号R不稳定12（D ）异步复位或置位不考虑时钟的到来就将输出清零或置1 答：A题4.3.4 主从触发器的时钟在高电平时，将输入信号传递到 。

在低电平时，将信号传递到 。

（A ） 从触发器输出 （B ）主触发器输出 （C ）JK 触发器输出 （D ）D 触发器输出 答：B 、A题4.3.5 主从JK 触发器在时钟CP 高电平时，输入信号J 、K 应保持 。

在CP 变为低电平时，至少保持 可将主触发器来的信号传递到输出。

（A ）1t pd （B ）2t pd （C ）3t pd （D ）4t pd 答：C 、D题4.3.6 T 触发器的激励信号T = 。

（A ）1+⊕n n Q Q （B ）1++n n Q Q （C ）1++n Q T （D ）T Q n + 答：A题4.3.7 主从触发器输入信号需要时钟CP 时传到输出，改变输出状态。

（A ）1个周期的低电平（B ）1个周期的高电平（C ）高电平时（D ）低电平时 答：A 、B题4.4.1 抗干扰能力最弱的触发器是 。

（A ）主从RS 触发器 （B ）维持阻塞RS 触发器（C ）主从JK 触发器 （D ）由主从JK 触发器组成D 触发器 答：A题4.4.2 没有空翻现象的触发器有 。

（A ）主从RS 触发器 （B ）维持阻塞RS 触发器 （C ）维持阻塞D 触发器 （D ）传输延迟JK 边沿触发器 答：B 、C 、D题4.4.3维持阻塞RS 触发器利用 , 在时钟CP 的边沿传递数据, 传输延迟D 触发器利用 , 在时钟CP 的边沿传递数据,。

（A ）门的延时 （B ）维持阻塞线 （C ）脉冲的低电平 （D ）高电平或低电平 答：B 、A题4.4.4 分析传输延迟JK 触发器之后, 发现CP 在高电平时, 输出状态 。

CP 在低电平时，输出状态 。

（A ） 不变 （B ）为0 （C ）为1 （D ）改变 答：A 、A题4.4.5在时钟CP 有效的情况下, 触发器输出的新状态等于输入信号的是 触发器。

（A ）D （B ）JK （C ）RS （D ）T 答：D题4.4.6 D 触发器的输入信号D 在CP 的上升沿到来前需要维持 ，CP 的上升沿到来后，时钟CP 应保持 。

（A ）1t pd （B ）2t pd （C ）3t pd （D ）4t pd 答：B 、C题4.5.1指出下列哪种电路结构的触发器可以构成移位寄存器，哪些不能构成移位寄存器。

如果能够，请在（）内画√，否则画×。

（A）RS锁存器（）（B）同步RS触发器（）（C）主从JK触发器（）（D）维持阻塞触发器（）（E）用CMOS传输门组成的边沿触发器（）答：×、√、√、√、√题4.5.2 对于D触发器，如果令QD ，则D触发器可以完成触发器的逻辑功能。

答：计数题4.5.3有4个JK触发器的J和K全接高电平，第1个JK触发器的时钟接外加时钟信号，第1个JK的输出Q作为第2个JK触发器的时钟，第2个JK的输出Q端作为第3个JK触发器的时钟，第3个的输出Q端作为第4个JK触发器的时钟，且每个JK触发器时钟为低电平有效，问电路完成什么功能？。

若每个JK触发器时钟为高电平有效，问电路又完成什么功能？。

答：加1十六进制计数、减1十六进制计数题4.5.4 JK触发器在CP脉冲作用下，能完成Q n+1= Q n的输入信号应为。

(A) J=K=0 (B) J=Q，K=Q(C) J=Q，K=Q(D) J=Q，K=0 (E) J=0，K=Q答：A、B、D、E题 4.5.5若D触发器的D端连在Q端上，经100个脉冲作用后，其次态为0，则现态应为。

答：0题4.5.6主从RS触发器通过逻辑功能转换为D触发器，D触发器输出状态改变需要时钟的触发方式为。

(A)上升边沿(B)高电平(C) 低电平(D) 一个脉冲(E) 下降边沿答：D习题与自检题习题4.1在题图4.1（a）所示电路中，设现态Q1Q2Q3=000，分析经5个脉冲作用后，各触发器的输出状态Q1Q2Q3是什么，经过几个脉冲又回到了初始状态。

CP1D QC1Q Q1Q2Q31D QC11D QC1(a)题图4.1 习题4.1图34解：经过第1个脉冲的上升沿后，输出状态为100。

经过第2个脉冲的上升沿后，输出状态为110。

经过第3个脉冲的上升沿后，输出状态为111。

经过第4个脉冲的上升沿后，输出状态为011。

经过第5个脉冲的上升沿后，输出状态为001。

6个习题4.2在由边沿JK 触发器组成的两个电路，如题图4.2（a ）、（b ）所示。

试分析两个电路在逻辑功能上的相同之处。

解：相同：两者都是同步三进制计数器，状态循环为00→01→10→00。

计数状态转换图如题图4.2答所示。

不同：图4.2（a ）能自启动，图4.2（b ）不能自启动。

当电路处于11状态时，图4.2（b ）电路始终保持此状态，不能进入三进制计数的循环状态。

而图4.2（a ）电路处于11状态时，只要来一个CP 脉冲后，会翻转为00状态，并能继续正常计数。

习题4.3题图4.3（a ）所示线路均为TTL 电路，试根据题图4.3（c ）所给出的输入波形A 、B 、C , 画出F 1的波形。

1100 01 10 题图4.2答A BC F 2F 1(c) 题图4.3 习题4.3图（a ）& F 1 &&A & C RBR C C B1 1 1KA1J C1 F 2 C R S =1 Q（b ） 题图 4.2 习题4.2图（b ） Q 1 Q 2 CP 1J 1K Q C1 1J 1K Q C1 1Q 2 Q 1CP 1J 1K QC1 1J 1K Q C1 （a ）5解：此题为触发器问题，只要写出触发方程即可画出波形, F 1，F 2波形图题图4.3答所示。

习题4.4 分析题图4.4（a ）电路，试叙述工作原理，并说明电路功能。

解：电路结构类似边沿D 触发器, 是边沿RS 触发器。

工作原理也类似边沿D 触发器。

习题4.5 试根据题图4.5（a ）所示状态转换图写出特征方程和状态转换表。

解：1. 根据题图4.5（a ）状态转换图写出状态转换表，如题表4.5答所示。

AB C F 2F 1题图4.3答 输入/输出波形 题图4.4 习题4.4图 &G 2& G 5&G 1 & G 6 & G 4& G 3 （a ） Q QCP R S题图4.5 习题4.5状态转换图和状态转换表 0=Y X 0 1XY =11=Y X XY =0 (a)题表4.5 X Y Q n +10 0 Q n0 1 11 0 0 1 1 Φ (b)62. 求特征方程先以X 、Y 、Q n 为输入信号，Q n +1为输出信号，列出卡诺图，求出最简表达式。

特征方程为：XY Q X Q n n +=+1习题4.6题图4.6 (a)所示电路中，CP 脉冲的频率均为8KHz ，分析输出端Q 1的频率为多少？具有什么逻辑功能？解：题图4.6 (a)所示电路中参数代入JK 触发器特征方程，符合1位二进制计数器，又是二分频器，所以输出是4 KHz 。

习题4.7 题图4.7 (a)是由一个主从JK 触发器及三个非门构成的“冲息电路”，图4.7图(b)是时钟CP 的波形，假定触发器及各个门的平均延迟时间都是6ns ，试绘出输出U O 的波形。

解：由题图4.7（a ）所示电路知，S D =1=J =K =1，触发器初始状态Q =0，，则U O =1。

U O =1时, Q 在时钟CP 为下降沿 延时6ns 后, 翻转为高电平, 再经过 18ns ， U O =0。

假设异步复位延时忽略，在增加 18 ns ，U O =1。

题表答 4.5X Y Q n Q n +1 0 0 0 0 0 1 0 0 1 0 0 01 1 0 10 0 1 10 1 1 11 0 1 0 1 1 11Q 150nsQU O题图4.7答 习题4.7输入/输出波形图6ns18ns题图4.7 习题4.7图（a ） （b ）U OQCPQ 150ns11 11J 1K 1 SSRC1 CP（b ）Q1DC15kH1 1J 1K SR C1 111 Q8kH（a ）题图4.6 习题4.6图7由此得Q 与U O 的波形如题图4.7答所示。

习题4.8 题图4.9（a ）所示电路由D 触发器和全加器组成，其中C 、S 分别是全加器的进位输出端以及和输出端，电路有两个输入端X 和Y ，一个输出端S 。

1．试求该电路的状态转换表。

2．画出在如题图4.9（b ）所示输入信号的作用下，Q 和S 的波形，设初态为0。

解：1. 根据加法器得出输出S 、C 与输入X 、Y 和Q n 的真值表。

时钟CP 的上升沿到来以后，将D 触发器的输入信号C 传递到输出Q n+1，状态转换表如题表4.8答所示2. 先根据真值表作出C 的波形图，再根据时钟的上升沿将信号C 移到时钟的上升沿。