目录一、系统简介 (1)二、配置 (2)三、软、硬件安装 (2)四、系统功能介绍 (4)五、MCU单片机小系统详述 (22)六、ISE9.1简明教程 (36)七、电子技术综合实验箱实验项目简介 (48)实验一、流水灯控制实验 (48)实验二、数码管显示实验 (50)实验三、液晶显示实验 (52)实验四、串行A/D实验 (53)实验五、串行D/A实验 (54)实验六、232通讯实验 (55)实验七、鼠标键盘驱动及VGA显示实验 (57)实验八：简易电子琴实验 (61)实验九：音乐回放实验 (62)实验十：等精度频率计实验 (62)实验十一：DDS实验 (64)实验十一：扩展部分实验（只提供方案） (66)实验一、数字存储示波器 (66)实验二、频谱分析仪 (68)八、ISE9.1i安装步骤 (73)电子技术综合实验箱使用说明书一、系统简介电子技术综合实验箱是由鑫三知科教设备研发的，以单片机与FPGA为核心的综合实验系统。
主要适用于各高校参加全国大学电子竞赛的赛前辅导，以及本科生的单片机与FPGA 的入门级教学，同时该实验系统也可作为研究生、中小企业的电子工程师等使用者的开发平台和辅助培训工具。
开发工程师可使用VHDL语言、Verilog语言、原理图或方程式，结合Xilinx集成开发环境开发FPGA的应用，使用C语言或汇编语言开发单片机应用程序。
二、配置2.1 基本配置★ 1. 5V、3.3V、1.8V板上电源★ 2. 40万门SpartanⅢ XC3S400 FPGA★ 3. 支持JTAG、Slave Serial、Select MAP等多种加载模式★ 4. 支持FPGA EEPROM配置，EEPROM芯片为XCF02S★ 5. 置50MHZ晶振，满足高速设计要求★ 6. 以STC89c58RD+为核心的单片机最小系统★ 7. 高速AD/DA模块★ 8. 支持标准RS232串行接口★ 9. PS2键盘接口、PS2鼠标接口，支持3D、4D滚轮鼠标★ 10. VGA监视器接口，支持800×600、1600×1200或自定义分辨率★ 11. 12864点阵LCD显示（可选）2.2 可选配置★ 12. 大容量高速SRAM模块，容量128KB★ 13. 直接数字合成DDS模块★ 14. 语音处理模块三、软、硬件安装3.1 开发套件容★电子技术综合实验箱；★ FPGA下载线；★串口电缆；★用户手册(含原理图和元器件清单)；★ CD-ROM（含ISE7.1、ModelSim6.0、Keilc51、ISPlay v1.5开发软件（数据手册）；3.2 电子技术综合实验箱各模块基本配置：◎底板：★ +12V、-12V、5V、-5V、3.3V、1.8V电源★ VGA显示接口★ PS2鼠标、键盘接口★ RS232串行通信接口★音频输入/输出接口★ LCD接口★ 2个独立按键★ 8个发光二极管★电源指示灯★各模块插座◎ FPGA模块：★ SpartanⅢ XC3S400 40万门FPGA★ XCF02S（2Mbit）Configuration PROM ★置3.3V、2.5V、1.8V、1.2V电源★置Jtag下载电路★电源指示★ /外部电源切换开关◎ MCU模块：★ 51系列核心单片机，与多款型号兼容★地址、数据、中断等多种扩展接口★置ISP下载电路★ 8个7段数码管★ 128*64点阵液晶★ 4行4列按键★ 32K静态SRAM★ TLC549 AD芯片★ TLV5618 DA芯片★ 11.059MHz晶振；3.3 硬件安装图 3.1 硬件安装示意图硬件的安装过程非常简单，如图3.1所示，将各模块插到对应的位置。
在系统未上电时连接FPGA模块、MCU模块的下载电缆。
在调试FPGA时将配件中的FPGA下载电缆一头接入计算机的并口，另一头接入FPGA模块的JTAG下载接口。
在调试单片机时将配件中的串口线一头接入计算机的串口，另一头接入MCU模块的串口。
至此，硬件安装完毕，下面就可以下载配置进行调试了。
3.4软件安装本系统所使用的软件均可以从网上获得，安装过程详见其使用说明。
四、系统功能介绍电子技术综合实验箱采用了模块化的设计方法，将各功能设计成独立的模块可以充分利用FPGA和MCU的资源，利用各模块的不同组合可以轻松实现多种实验项目。
能充分满足教学、学习、竞赛与研究的需要。
4.1 电源实验箱采用直流+12V、-12V、5V电源供电，由电压转换芯片LD1084-3.3、LD1084-1.8提供系统所需的3.3V和1.8V电压。
电路图如图4.1：图 4.14.2 PS/2键盘及鼠标接口实验箱上提供两个PS/2接口，可同时接入键盘和鼠标。
PS/2接口引脚定义如图4.2所示，其中数据信号线和时钟信号线与FPGA芯片相连。
可用FPGA实现对键盘和鼠标的驱动。
图 4.24.3 RS-232串行通信实验箱上有一个标准的9针RS-232接口，只使用了其中的“引脚2—RxD”和“引脚3—TxD 两根信号线，与RS-232双线通信协议兼容。
由于RS-232接口采用+3V—+15V表示逻辑“0”，-3V—-15V表示逻辑“1”，因此实验箱上应用MAX202电平转换电路将其转换为数字逻辑电平。
具体线路连接如图4.3所示，其中MAX202的11脚和12脚接FPGA。
图 4.34.4 VGA接口实验箱上提供一个VGA接口，可以使用其驱动CRT或液晶显示器。
通过对硬件进行编程，输出标准的VGA信号（红、绿、兰三色信号和行、帧同步信号）至显示器，驱动其显示图像信号。
VGA接口只需使用其中的5个引脚，其中行、帧同步信号直接由FGPA输出；红、绿、兰三色信号使用FPGA上8个引脚输出8位数据，其中红色2位、绿色和蓝色各3位，经由电阻网络D/A变换后输出值接显示器，具有256种颜色。
图 4.4有关显示接口信号的硬件编程，请参阅电视机显示原理及实验例程。
4.5 LCD显示电子技术综合实验箱底板上可以接入一个液晶显示模块，其规格为：128*64的点阵液晶。
模块没有硬件字库，可通过软件编程方式实现英文、汉字和图形的显示。
此模块有一套控制命令，通过写入命令，可以实现对模块打开/关闭显示、功能设置、模式设置、读/写等操作，关于此液晶模块使用的详细容见光盘上LCD模块的使用说明。
硬件连接关系如图所示。
其中W2用来调节液晶显示的对比度。
液晶各信号引脚接于FPGA引脚上.图 4.54.6独立式按键电子技术综合实验箱底板右下角有一排2个按钮，其标号为KEY1-KEY2，直接接入FPGA的I/O引脚。
每个按钮均接入上拉电阻，默认状态为“1”，按下状态为“0”。
图 4.64.7音频接口音频接口可实现音频信号的输出。
通过计数器对时钟进行不同分频比的分频，产生不同音阶的信号。
可通过按键控制音阶，演奏简单的曲子，或者将曲谱存储在SRAM中，进行自动演奏。
J101为音频接口，可以接音箱或耳机。
FPGA送出的音调信号经过放大送到音频接口，具体电路结构如图10所示。
各个音调的频率请参阅表1。
4.8 FPGA模块4.8.1 扩展接口FPGA模块板上有一块50MHz的有源晶体接入GCK0作为FPGA的工作时钟。
FPGA的I/O引脚通过4个40脚的双排针引出，双排针的各个引脚与FPGA引脚的对应关系在FPGA模块电路板的正面已经详细标出以供参考。
同时FPGA模块与其他模块的连接关系在单个模块中已经说明。
如果想详细了解FPGA模块的设计结构可以参阅光盘中原理图中的fpga.pdf。
4.8.2加载模式FPGA模块通过下载电缆与计算机进行连接，下载配置FPGA和PROM。
配置方式有两种，可使用串行主模式或JTAG方式，加载方式的选择可通过一个4位的拨码开关来实现。
在串行主模式时，系统在上电时自动将PROM中的容加载到FPGA中，如果加载成功在拨码开关旁的加载指示灯会快速熄灭，此种模式一般是在工程调试通过以后为了使FPGA小系统能够脱机工作才使用。
在JTAG模式下FPGA和PROM的加载是通过计算机来完成的，此种模式一般是在工程调试过程中反复验证设计时采用。
在调试过程中一般只加载FPGA进行调试就够了，考虑到PROM的使用寿命有限，最好在设计通过后再加载PROM。
拨码开关配置表表 4.8.14.9 MCU模块在此仅就MCU模块与电子技术综合实验箱底板的连接关系及其信号定义进行简单介绍，单MCU模块的详细介绍将在第七部分进行。
MCU主要通过两排扩展接口通过底板与其他模块建立连接关系。
如图4.9.1图4.9.14．10AD/DA模块电子技术综合实验箱加入了高速的模数与数模转换模块，模块上包含一路模数转换器和一路数模转换转换器，精度均为12位，模数转换速度为25MSPS，数模转换速度为100MSPS，非常适合于各种高速数据的采集。
各接口的位置图如图4.10.1：图 4.10.1如图4.10.1所示：J15为模块的＋5V供电选择开关，当开关置于“MB”时，模块由实验箱的底板供电，当置于“O”时，模块由外部电源经过外部＋5V输入端子①供电。
J16为模块的＋3.3V供电选择开关，当开关置于“MB”时，模块由实验箱的底板供电，当置于“O”时，模块由外部电源经过外部＋3.3V输入端子②供电。
J13为模块的-5V供电选择开关，当开关置于“MB”时，模块由实验箱的底板供电，当置于“O”时，模块由外部电源经过外部＋5V输入端子③供电。
J17为AD芯片的时钟的测试端子，J6为电位抬升电位器，因为AD9225的输入信号最大围为0到4V，而实际的输入信号可能是正负的，所以要将输入信号的电位抬升以满足AD的需要。
SMA座P1是未经前级处理的信号输入端，该信号经过由NE5532组成的两级有源低通滤波器和电位抬升电路进入由AD8055组成的电压跟随器最后送入AD9225，这里有源低通滤波器的理论截止频率为1M，因此输入信号必须小于1M。
J2_1为P1信号的测试端子。
SMA座J8_1的输入信号直接进入ad8055组成的电压跟随器，这样方便用户自行设计AD 的前级输入电路。
J9为j8_1信号的测试端子。
J14为电压跟随器AD8055的输出及AD9225的输入。
SMA座J29为DA芯片AD9752的外部参考电压输入座，为DA芯片提供稳定的参考电压。
JP5为DA芯片参考电压选择开关，当JP5置于“1.2V”时，DA芯片部的参考电压产生电路为DA提供稳定的参考电压，当JP5置于“O”时，DA芯片的参考电压由j29提供。
模块上的AD芯片的输入量程可以通过单刀双掷开关JP3选择，当JP3置于“2V”时，AD输入量程为0到4V，当JP3置于“1V”时，AD输入量程为0到2V。
AD9225和AD9752的电路结构图分别由由图4.10.2和图4.10.3所示：图 4.10.2图4.10.3图4.10.44．11 RAM_ROM模块RAM_ROM模块中包含一片64K*16的SRAM IDT71V016，可以通过在FPGA部生成SRAM控制器来实现对SRAM的读写，模块中还包含一片符合I2C通信标准的EEPROM 24C16，可以通过在FPGA部实现I2C总线协议控制器完成对EEPROM的读写。