2020/10/13
西安邮电学院计算机系
9
图２．３
2020/10/13
西安邮电学院计算机系
10
编译： 编译（包括原代码和库文件的编译），编译可点击Comlile > Comlile All来完成。
2020/10/13
西安邮电学院计算机系
11
装载文件： 如图２．４，点击Simulate -> Simulate．．后，如图 ２．５所示，选定顶层文件（激励文件），ADD加入，然后 点击load,装载。
2020/10/13西安邮电学Fra bibliotek计算机系3
２．１代码仿真需要的文件
设计ＨＤＬ源代码：可以使用ＶＨＤＬ语言或Verilog HDL语言。(这里以附录用Verilog语言编写的４位计数器 为例进行说明）
测试激励代码：根据设计要求编写输入／输出的激励程序， 由于不需要进行综合，书写具有很大的灵活性。
2020/10/13
西安邮电学院计算机系
21
图３．１
2020/10/13
西安邮电学院计算机系
22
图３．２
2020/10/13
西安邮电学院计算机系
23
用Qusrtus产生仿真所需要的网表与sdf文件： 在作了第一步的正确设置后，每当你完成一次编译， Quartus会自动在你的当前Project 目录下生成一个 simulation目录，在该目录下，就有我们所需要的文件。如 果使用VHDL语言，网表文件是.VHO，SDF文件.SDO；如果 使用Verilog语言，网表文件是.VO，SDF文件也是.SDO。
2020/10/13
西安邮电学院计算机系
5
图２．１
2020/10/13
西安邮电学院计算机系
6
图２．２
2020/10/13
西安邮电学院计算机系
7
2020/10/13
西安邮电学院计算机系
8
给工程加入文件： ModelSim会自动弹出Add Items to the project窗口，如 下图所示２．３所示。选择Add Exsiting File后，根据相应 的提示将文件加到该project中。
2020/10/13
西安邮电学院计算机系
18
在这里仿真以Altera 的器件为例。利用经过综合布局布线的 网表和具有时延信息的文件进行仿真，可以比较精确的仿真 逻辑的时序是否满足要求。
2020/10/13
西安邮电学院计算机系
19
３．１仿真需要的文件
综合布局布线生成的网表文件 测试激励 元件库 时序仿真需要综合布局布线生成的具有时延信息的文 件（sdf)文件。
2020/10/13
西安邮电学院计算机系
20
３．２ 仿真步骤
在Quartus中正确设置仿真工具： 如图３．１所示，点击Quartus的Assignment菜单下的 EDA Tools Settings，进入图３．２中，点击EDA tool type，在Tools Settings的下拉菜单中，根据你所使用的语 言与Modelsim的版本，作相应的选择。
2020/10/13
西安邮电学院计算机系
17
３．门级仿真和时序仿真
使用综合软件综合后生成的门级网表或者是实现后生成 的门级模型进行仿真，不加入时延的仿真就是门级仿真。可以 检验综合后或实现后的功能是否满足功能要求，其速度比代码 功能仿真要慢，但是比时序仿真要快。
在门级仿真的基础上加入时延文件.sdo文件的仿真就是时 延仿真。优点是：比较真实的反映逻辑的时延与功能，缺点是 速度比较慢，如果逻辑比较大，那么需要很长的时间。
2020/10/13
西安邮电学院计算机系
24
在ModelSim中建立Project： 与代码仿真相似，建立工程，并加入文件。不同的是， 门级仿真或时序仿真，则是加入综合后的网表文件，源 代码文件不需要，可以将其从Project中删除。
2020/10/13
西安邮电学院计算机系
25
编译源代码和网表： 源代码的编译可点击Comlile -> Comlile All来完成。
2020/10/13
西安邮电学院计算机系
12
图２．４
2020/10/13
西安邮电学院计算机系
13
图２．5
2020/10/13
西安邮电学院计算机系
14
开始仿真：如下图示
2020/10/13
西安邮电学院计算机系
15
仿真波形如下图
2020/10/13
西安邮电学院计算机系
16
波形信号的保存： 有时，在波形窗口拖放了很多的信号，可以保存起来以后调 入。在wave窗口，File -> Save format，保存成*.do文件。 以后需要调入时，在modelsim主窗口命令行内执行：do *.do即可。
2020/10/13
西安邮电学院计算机系
26
库文件的编译：库文件的编译：库文件的编译如下所述 在成功建立Project后，Modelsim中如下图示：
2020/10/13
西安邮电学院计算机系
27
编译．Vo和testbench文件
2020/10/13
西安邮电学院计算机系
28
弹出上图所示窗口。在Design下，点开wok，双击你的 testbench，再单击Add按钮。在Libraries下，单击Add 按钮，将刚才在QUARTUS里面生成的库加入，本例加入 如下图两个库文件：
ModelSim仿真工具
西安邮电学院计算机系
１ 前言
逻辑仿真工具modelsim具有广泛的应用，我们讲述： 代码仿真； 门级仿真和时序验证。
2020/10/13
西安邮电学院计算机系
2
２ 代码仿真
在完成一个设计的代码编写工作之后，可以直接对代码进行 仿真，检测源代码是否符合功能要求。这时，仿真的对象是 ＨＤＬ代码，比较直观，速度比较快，可以进行与其它软件 相类似的多种手段的调试（如单步执行等）。在设计的最初 阶段发现问题，可以节省大量的精力。
仿真模型／库：根据设计内调用器件供应商提供的模块而 定。
2020/10/13
西安邮电学院计算机系
4
２．２代码仿真步骤
建立工程：
在modelsim中建立Project。如图2.1所示，点击file -> new -> project。得到creat project的弹出窗口，如图２.２ 所示。在project name栏中填写你的项目名称，建议和你 的顶层文件名字一致。 Project location是你的工作目录， 你可通过browse按钮来选择或改变。Default library name 可以采用工具默认的work。