作业
设计制备NMOSFET的 工艺，并画出流程图
N-阱
P-Sub
1.2.6 其它MOS工艺简介
双层多晶：易做多晶电容、多晶电阻、叠 栅MOS器件，适合CMOS数/模混合电路、 EEPROM等 多层金属：便于布线，连线短，连线占面 积小，适合大规模、高速CMOS电路
P阱CMOS工艺，双阱CMOS工艺 E/D NMOS工艺
1.2.7 习题
1.阐述N阱硅栅CMOS集成电路制造工 艺的主要流程，说明流程中需要哪些光 刻掩膜版及其作用。 2. NMOS管源漏区的形成需要哪些光刻 掩膜版。
Vi
T
Vo
R VDD
外延层电极的引出
欧姆接触电极：金属与掺杂浓度较低的外延 层相接触易形成整流接触（金半接触势垒二极 管）。因此，外延层电极引出处应增加浓扩散。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
N+
N–-epi
P+
埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响（第二章介绍）
合金 形成钝化层
在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路一般采用(100)晶向的硅材料
第三章
双极集成电路 制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
形成穿通接触孔
化学气相淀积PETEOS 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔
形成第二层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
形成钝化层
在低温条件下(小于300℃)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料
但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
思考题
1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？
（Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？
1.2.1 主要工艺流程 1.衬底准备
N+ NP-Sub
N+ N-
1.1.1 工艺流程（续2） 光刻硼扩散区硼扩散 氧化
P+ N+
P-Sub
N- P+
N+ N- P+
1.1.1 工艺流程（续3） 光刻磷扩散区 磷扩散氧化
P P+ N+ N- P+ P-Sub
P N+ N- P+
1.1.1 工艺流程（续4） 光刻引线孔 清洁表面
P P+ N+ N- P+ P-Sub
口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层
将硅片放入外延炉中进行外延，外延层的厚度和掺杂 浓度一般由器件的用途决定
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
P-Sub
1.2.1 主要工艺流程 6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻
多晶 （polysilicon—poly)
P-Sub
1.2.1 主要工艺流程 7. P+ active注入（Pplus）（ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 8. N+ active注入（Nplus —Pplus反版）
P-Sub
1.2.1 主要工艺流程 13. 钝化层淀积，平整化，光刻钝化窗孔(pad)
P-Sub
1.2.2 光刻掩膜版简图汇总
N阱 有源区多晶 Pplus Nplus 引线孔金属1 通孔 金属2 钝化
1.2.3 局部氧化的作用 1. 提高场区阈值电压 2. 减缓表面台阶 3. 减小表面漏电流
N-阱
P-Sub
1.2.4 硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用 来形成MOS管的沟道区，使MOS管的沟道 尺寸更精确，寄生电容更小。
N-阱
P-Sub
1.2.5 MOS管衬底电极的引出
NMOS管和PMOS管的衬底电极都从 上表面引出，由于P-Sub和N阱的参杂浓度 都较低，为了避免整流接触，电极引出处 必须有浓参杂区。
P型单晶片
P+/P外延片
1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell)
P-Sub
1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面
N阱
P-Sub
1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active反版)
N阱
P-Sub
1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入）
§1.3 BI CMOS工艺简介
双极型工艺与MOS工艺相结合， 双极型器件与MOS型器件共存，适合 模拟和数/模混合电路。
(P9~11)
1.3.1以CMOS工艺为基础的BI-MOS工艺
P+ P+ N-well
N+ N+ P-Sub
N+ P N+ N-well
P+ P+ N-well
N+-BL
N+ N+
（ 硅栅自对准）
P-Sub
1.2.1 主要工艺流程 9. 淀积BPSG，光刻接触孔(contact)，回流
P-Sub
1.2.1 主要工艺流程 10. 蒸镀金属1，反刻金属1（metal1)
P-Sub
1.2.1 主要工艺流程 11. 绝缘介质淀积，平整化，光刻通孔(via)
P-Sub
1.2.1 主要工艺流程 12. 蒸镀金属2，反刻金属2（metal2)
P--epi
P+-Sub
N+ P N+ N-well
N+-BL
1.3.2以双极型工艺为基础的BI-MOS工艺
P+ P
P
N--epi
N+-BL
N+ N+
NP----eWpiell P+-Sub
N+ P
N+
N--epi
N+-BL
第 二 章
CMOS集成电路制造工 艺
形成N阱
初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷
前工序
图形转换技术：主要包括光刻、 刻蚀等技术
薄膜制备技术：主要包括外延、 氧化、化学气相淀积、物理气相 淀积(如溅射、蒸发) 等
掺杂技术：主要包括扩散和离子 注入等技术
集成电路工艺小结
后工序
划片 封装 测试 老化 筛选
集成电路工艺小结
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
目前，互连线已经占到芯片总面积的 70～80%；且连线的宽度越来越窄， 电流密度迅速增加
几个概念
场区 有源区
栅结构材料
Al-二氧化硅结构 多晶硅-二氧化硅结构 难熔金属硅化物/多晶硅-二氧化硅结构
Salicide工艺
P+
EN+光S2 iB刻BOP胶
C
N+
P+
EB C
P N+
N+
P+
P-Sub
N+埋层
习题
1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系
§1.2 MOS集成电路S工艺
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
形成发射区
光刻5#版(发射区版)，利用光刻胶将基极接触 孔保护起来，暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
管P(G。- ND) P
Sub
N+
P(G- ND)
P P(G- ND)
Sub
N+
Sub
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P