Q1 DQ F1
Q2 DQ F2
X
作业：
P313 11(复习、不交) P316 21
用边沿JK触发器设计一个异步三位二进 制计数器，X=0时加法计数，X=1时减法 计数。
自考 P191 9(2)(3),10
Q1
四分频器 fcp/4
Q2
八分频器 fcp/8
特点：用T’触发器构成，时钟下降沿触发最低位， 低位下降沿触发高位。
维阻D触发器构成的异步二进制加法计数器
Q0
Q1
Q2
DQ
DQ
DQ
CP
F0
F1
F2
CP
Q0
二分频器 f/2
Q1
四分频器 f/4
Q2
八分频器 f/8
特点：用T’触发器构成，时钟上升沿触发最低位， 低位下降沿触发高位。
§7.4计数器
一、计数器的功能和分类
二进制计数器(没有无效态)M 2n
非二进制计数器(有无效态)M 2n
加法计数器
计数器
减法计数器
可逆计数器
可控计数器 不可逆计数器
同步计数器
异步计数器
பைடு நூலகம்
二、二进制计数器
1.异步二进制加法计数器 边沿D触发器构成的异步二进制加法计数器
Q0
Q1
DQ CP
DQ
F0
2.异步二进制减法计数器 维阻JK触发器构成的异步二进制减法计数器
Q0
Q1
Q2
JQ
CP
F0
K
JQ F1
K
JQ F2
K
驱动方程
J0 1 J1 1 J2 1
K0 1 K1 1 K2 1
状态方程 （时钟方程）
__ __
(Q n1 J Q n K Q n )
__
Q0n1 Q0n
状态转换图 时序图
Q2Q1Q0
000 111 110 101


001 010 011 100
CP
Q0
二分频器 f/2
Q1
四分频器 f/4
Q2
八分频器 f/8
特点：用T’触发器构成，时钟上升沿触发最低位， 低位上升沿触发高位。
边沿JK触发器构成的异步二进制减法计数器
Q0
Q1
CP Q2 Q1 Q0
00 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0
状态转换图 时序图
Q2Q1Q0
000 001 010 011


111 110 101 100
CP
Q0
二分频器 fcp/2
F1
驱动方程
__
D0 Q0n
__
D1 Q1n
__
D2 Q2n
T /触发器
Q2 DQ F2
状态方程 （时钟方程）
__
Q0n1 D0 Q0n
(CP0 CP)
__
Q1n1 D1 Q1n
(CP1 Q0 )
__
Q2n1 D2 Q2n
(CP2 Q1 )
状态转换真值表
__
Q1n1 Q1n
__
Q2n1 Q2n
(CP0 CP) (CP1 Q0 ) (CP2 Q1 )
状态转换真值表
CP Q2 Q1 Q0 000
1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 8 0 0 0
Q2
JQ F0
K
JQ F1
K
JQ F2
K
CP
Q0
二分频器 f/2
Q1
四分频器 f/4
Q2
八分频器 f/8
特点：用T’触发器构成，时钟下降沿触发最低位， 低位上升沿触发高位。
3.异步可逆计数器 维阻D触发器构成的异步二进制可逆计数器
当X=1时，是加法计数器 当X=0时，是减法计数器
Q0
DQ CP
F0