1/1
Y Y
能自启动 n
Qn0 Q0
J 0 K 0 Q n1 1
1
1
1
J 1 K 0 Q n1 1
0
0
0
0000 0000
n
Qn1 Q1
× ×
× ×
0 0
1 1
A
输出方程 Y Q A Y Q Q A
A
1
1
0
修改电路
输出方程 Y Q A 1
Y QQ A
1
0
A
FF0
1J
＞C1
Q0 &
输出方程
Y Q A 1
激励方程
0 1 ××
n
Q1
×
×
×
×
A
× × 0 1 J Q A K A
1
0
1
n
Q1
×
×
0
1
J A K A
A
0
0
6. 根据激励方程和输出方程画出逻辑图,并检 查自启动能力
激励方程
输出方程
J QA
1
0
J A 0
K A 1
K A 0
Y Q A 1
A
FF0
1J
＞C1
Q0 &
FF1
1J
01 0
0× 1×
01 0
00 0
0 ×× 1
01 1
11 0
1× 0×
11 0
0 0 1 ×1×1
11 1
1 1 0 ×0 ×0
（ J1、 K1、 J0、 K0、Y为 A和触发器初态的函数 ）
Y
n
Q0
0000
n
Q1
×
×
0
1
Q1n
Q0n
A
Q Q n+1 n+1
1
0
Y
激励信号 J1 K1 J0 K0
FF1
1J
Q1 &
＞C1
Y
1
1K
1K
CP
例2:试设计一个同步时序电路，要求电路中触发器Q0、 Q1、Q2及输出Y端的信号与CP时钟脉冲信号波形满足下 图所示的时序关系。
解：据题意可直接由波形图
1、画出电路状态图。
Q2Q1
/Y Q0
CP
000 /0 001 /0 010
Q00 1
/1
/0
100 /0 011
合并等价状态，消去多余状态的过程称为状态化简
0/
等价状态：在相同的输入下有相同的
0
S0
1/
1/ S1 0
输出，并转换到同一个次态去的两个
0
状态称为等价状态。
0/ 1/ 00 S3
0/ 0/
0 0
S2
1/
3、状态编码（状态分配）； 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， 2n1 M 2n （M:状态数;n:触发器的个数） 4、选择触发器的类型 5、求出电路的激励方程和输出方程 ； 6、画出逻辑图并检查自启动能力。
Z
电路框图
1、逻辑抽象建立原始状态图或状态表.
1.）确定输入、输出变量及电路的状态数: 输入变量：A 输出变量：Z 状态数：4个
2.）定义输入 输出逻辑状态和每个电路状态的含义；
a —— 初始状态; B —— A输入1后;
C —— A输入11后; D —— A输入110后。
3.）按题意画出状态转换图或列出电路的状态表。
状态 化简
状态 分配
选择 触发器 类型
确定 激励方程组
和 输出方程组
画出 逻辑图并 检查自启 动能力
1、逻辑抽象____建立原始状态图或状态表；
1.确定输入 输出变量及电路的状态数 2.定义输入 输出逻辑状态和每个电路状态的含义
3.按题意建立原始转换图或状态状态表。
2、状态化简-----求出最简状态图 ；
原始状态图
0/0
数据
A
检测
CP > 器
Z
0/0
1/0
a
b
0/0 1/0
d 0/1
1/0
c 1/0
0/0
0/0 a 1/0 b
次态/输出
列出原始 状态转换表
现态
A=0
A=1
0/0 1/0
1/0
a a/0 b/0 b a/0 c/0
d 0/1 c 1/0
2. 状态化简
0/0
0/0 a 1/0 b
c d/ 1 c/ 0 d a/ 0 b/ 0
次态／输出 现态
A=0 A=1
0/1
d
1/0
c 1/0
a a/ 0 b /0 b a / 0 c/0 c a/1 c /0
3、状态分配 令 a = 00，b = 01，c = 11，
0/0
0/0
0/0
1/0
a
b
00
0/1
d
1/0
c
1/0
4、选择触发器的类型
触发器个数: 两个。
0/1
1/0 0/0
11
6.3.2 同步时序逻辑电路设计举例
例1 设计一个串行数据检测器。电路的输入信号X是与时钟 脉冲同步的串行数据，其时序关系如下图所示。输出信 号为Z；要求电路在X信号输入出现110序列时，输出信 号Z为1，否则为0。
1 23 45 6 7 8
数据
X
CP
检测
Z
1 1 00 1 0 1
CP
>器
A
画原始状态图
ห้องสมุดไป่ตู้
0 0 0 0 0 0 0×0×
0 0 1 0 1 0 0×1×
0 1 0 0 0 0 0 ×× 1
0 1 1 1 1 0 1× 0×
1 1 0 0 0 1 ×1×1
1 1 1 1 1 0 ×0 ×0
A
J1
n
Q0
K1
n
Q0
卡诺图化简得
0010
n
Q1
×
×
×
×
J0
A
n
Q0
××××
n
Q1
×
×
0
1
K0
A
n
Q0
6.3 同步时序逻辑电路的设计
同步时序逻辑电路的设计是分 X
=1
Q1
“1”
1J
析的逆过程,其任务是根据实际 CP ＞C
逻辑问题的要求，设计出能实
1
1K
Q1
1J
现给定逻辑功能的电路。 ＞C
FF1
6.2.1 设计同步时序逻辑电路的一般步骤
1J
＞C
1 1K
FF2
Q2
Q2 & Y
逻辑抽象 建立原始 状态图和 状态表
Q1 &
＞C1
Y
1
1K
1K
CP
检查自启动能力和输出
J QA
1
0
J A 0
K A 1
K A 0
当 Q Q= 10时
1
0
A=0 Y 1
Y Q A 1 0/0
0/0 00 1/0 01
0/1
1/0
0/1
J 0 1
K 1 Q n1 0
1
1
J 0 K 1 Q n1 0
0
0
0
A=1 Y 0
10
11 1/0
Y
Q10 0
2、确定触发器的类型和个数 Q2 0 0
触发器个数： 3个
01 11 00
00 00 10
触发器类型：上升沿触发的JK边沿触发器。
3、求出电路的激励方程和输出方程 ；
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y J2 K2 J1 K1 J0 K0 0 0 0 0 0 1 0 0 X 0 X1 X 0 0 1 0 1 0 0 0 X 1 XX 1
A=0
A=1
00 / 0 01 /0
S=x J=X R=0 K=0
1
0
J=0 S=0
K=X R=x
01 00 / 0 11 /0
J=1
11 00 / 1 11 /0
K=X
状态转换真值表及激励信号
Q1n Q0n A
00 0
Q Q n+1 n+1
1
0
Y
00 0
激励信号
J1 K1 J0 K0 0×0×
00 1
01
1/0
1/0
现态 Q1Q0
Q1n+1 Q0n+1 ／Y
A=0
A=1
类型：采用对 CP 下降沿敏感的 JK 触发器。
00 00 / 0 01 /0 01 00 / 0 11 /0 11 00 / 1 11 /0
5. 求激励方程和输出方程
J=X K=1
现态 Q1Q0
00
Q1n+1 Q0n+1 ／Y