进入ModelSim编辑方式的界面
2013-7-27 25
ModelSim编辑方式的界面
2013-7-27 26
2. ModelSim编译方法
完成源程序的编辑后，在ModelSim编辑方式窗口执行 “Tools”→“Compile”命令，在弹出的编译HDL源文件 （Compile HDL Source File）对话框中，按“Compile”按 钮，即可对源程序进行编译，编译成功后，cnt10m的设计实 体就会出现在work库中。
2013-7-27
20
2. ModelSim许可文件安装
计算机的“开始”菜单的“程序”选项中，选择 “ModelSim XE II Eval 5.8C”中的“Licening Wizard”命令， 在弹出的许可文件安装的对话框中点击“Continue”按钮， 然后在弹出许可文件位置（License File Location）对话框 中输入“C:\ Modeltech_5.8c\win32\license.dat ”许可文件 后按“OK”。
为了方便电路设计，设计者首先应当在计算机中建立 自己的工程目录。例如，将自己的全部EDA设计文件放在 d:\myeda文件夹中，而为图形编辑设计建立 d:\myeda\mygdf文件夹，为VHDL文本编辑设计建立 d:\myeda\myvhdl等。
2013-7-27
4
MAX+plus Ⅱ原理图输入的基本操作 编辑原理图 引脚锁定
。
按实验板上的“模式选择”键，选择模式NO.6，执行向 EPF10K10编程下载配置后，按动GW48实验板上的高低电平输 入键“键7”和“键8”，得到A、B不同的输入组合；观察“D8” 和“D7”发光二极管显示的结果是否正确。
2013-7-27
15
5.1.3 原理图输入法的层次化设计 层次化设计也称为“自底向上”的设计方法，即将一个大 的设计项目分解为若干个子项目或若干个层次来完成。先从底 层的电路设计开始，然后在高层次的设计中逐级调用低层次的 设计结果，直至最后系统电路的实现。对于每个层次的设计结 果，都经过严格的仿真验证，尽量减少系统设计中的错误。 例4位加法器的设计 4位加法器由4个1位全加器构成，它的底层设计文件是1 位全加器。
2013-7-27
19
6.2.1 ModelSim的安装
ModelSim的安装分为软件安装和许可文件安装两个过 程。
1. ModelSim软件安装
插入ModelSim光盘后，执行“setup”安装命令，根据屏 幕提示完成ModelSim的安装。安装结束后，将License.dat拷 贝到Modeltech_5.8c安装目录下，并将附在光盘上的 lmgr326b.dll文件拷贝到\ Modeltech_5.8c \WIN32\ 目录下 替换原文件，重新启动计算机。
将ModelSim信号（Signal）窗口中的复位输入信号clr 用鼠标点亮选中后，执行“Edit”→“force…”命令，在弹出的 被选信号激励（Force Selected Signal）对话框中将 “Value:”中的数值改写为1，则为clr当前赋1值。另外， “Delay For:”中的值是信号赋值前的延迟时间，“Cancei After:”中的值是仿真取消后的值，这两个参数一般可以不填。 被选激励信号的值确定后，按“OK”键结束Force赋值操作。
7
在原理图编辑窗中的任何一个位置上双击鼠 标的左键，将弹出一个元件选择窗，或者点鼠标右 键，选择输入元件项Enter Symbol，也可以出现 这个元件选择窗。
由此输入所需要的元件名 用户自己设置的元件库
基本逻辑元件库
老式宏函数元件库 参数可设置的强函数元件库 基本逻辑元件库中的元件
2013-7-27
编译设计文件
时序仿真
功能仿真
编程下载
产生元件符号
硬件调试
2013-7-27
5
1. 编辑图形设计文件 执行“File”“New”命令，弹出编辑文件类型对话框 ，选择“Graphic Editor file”后单击 “OK”按钮。
2013-7-27
6
MAX+plus的图形编辑界面
2013-7-27
第5章 常用EDA工具软件
•本章概要：本章介绍几种目前世界上比较流行和实用的EDA 工具软件，包括Altera公司的MAX+PLUS Ⅱ、ModelSim和 Matlab，以适应不同读者的需要。这些软件主要是基于PC机 平台的，面向FPGA和CPLD或ASIC设计，比较适合学校教学、 项目开发和相关的科研。 •知识要点： （1）MAX+PLUS Ⅱ工具软件的使用方法。 （2）ModelSim工具软件的使用方法。 （3）基于Matlab/DSP Builder的DSP模块设计。
2013-7-27
10
3. 产生元件符号 在MAXplusII集成环境下，执行“File”菜单下的 “Create Default Symbol”命令，将通过编译的GDF文件产 生一个元件符号，并保存在工程目录中。元件符号可以被其他 图形设计文件调用，实现多层次的系统电路设计。
半加器元件符号
2013-7-27
2013-7-27
22
ModelSim启动后，首先呈现出的主窗口（Main Windows）界面，主窗口中包括命令窗口（Transcript）、 工作区（Workspace）和工具栏。在命令窗口中可以输入 ModeSim的命令，并获得执行信息；在工作区中用树状列表 （Tree List）的形式来观察库（Library）、项目源文件 （Project）和设计仿真的结构。
2013-7-27
28
设计文件装载对话框
2013-7-27
29
（2）设置仿真激励信号 执行“View”→“Signals”命令，打开信号（Signals） 窗口，经过装载的十进制加法计数器设计电路的复位输入端 clr、时钟输入端clk和输出端cnt已在窗口内。
ModelSim的信号窗口
2013-7-27 30
2013-7-27
12
5. 编程下载设计文件 上述的仿真仅是用来检查设计电路的逻辑功能是否正 确，与实际编程下载的目标芯片还没有联系。为了获得与目 标器件对应的、精确的时序仿真文件，在对文件编译前必须 选定设计项目的目标器件，在Max+plusII环境中主要选Altera 公司的FPGA或CPLD。 编程下载包括选择目标芯片、引脚锁定、编译和编程 下载等操作。 完成选择目标芯片、引脚锁定再编译后再进行的仿真 称为时序仿真，此时的仿真是针对具体的目标芯片进行的。
2013-7-27
许可文件安装对话框
21
6.2.2 ModelSim的使用方法 ModelSim是Unix下的QuickHDL发展来，Windows版 本的ModelSim保留了部分Unix风格，可以使用键盘完成所有 操作，但也提供了用户图形界面接口。ModelSim有交互命令 方式（即在ModelSim的主窗口通过输入命令实现编辑、编译 和仿真操作）、图形用户交互方式（即通过菜单进行交互）和 批处理方式（类似DOS批处理或Unix的shell工作方式）等三 种执行方式。
8
半加器（h_adder.gdf）设计项目示意图
2013-7-27
9
2. 编译设计图形文件 设计好的图形文件一定要通过MAX+plusII的编译。在 MAX+plusⅡ集成环境下，执行“MAX+plus”菜单下的 “Compiler”命令，在弹出的编译对话框按“START”键，即 可对h_adder.gdf文件进行编译。 在编译中，MAX+plusII自动完成编译网表提取 （Compiler Netlist Extractor）、数据库建立（Database Builder）、逻辑综合（Logic Synthesizer）、逻辑分割 （Partitioner）、适配（Fitter）、延时网表提取（Timing SNF Extractor）和编程文件汇编（Assembler）等操作。
2013-7-27 2
MAX+plusⅡ软件授权操作提示对话框
2013-7-27
3
5.1.2 MAX+plusⅡ原理图输入法 用MAX+plus II的原理图输入设计法进行数字系统设计 时，不需要任何硬件描述语言知识，在掌握了数字逻辑电路 的基本知识后，即可使用MAX+plus II提供EDA平台，设计 数字电路。
2013-7-27
1
5.1 MAX+plusⅡ
5.1.1 MAX+PLUS Ⅱ的安装 1. 运行setup.exe 2. 遵守协议
3.授权（LICENSE）文件
复制名称为ALTERA.DAT的LICENSE文件，到 MAX+plus II的安装目录下（如c:\maxplus2）。运行 MAX+plus II，进入MAX+plus II集成环境，选择 "Option""License Setup"菜单，弹出一个对话框。按 "Browse"按钮，可以选择，此时选择前面复制时进入的授 权文件即可。
2013-7-27
16
1位全加器的原理图
全加器元件符号
2013-7-27
17
4位加法器原理图
2013-7-27
18
5.2 ModelSim
ModelSim是一种快速而又方便的HDL编译型仿真工具， 支持VHDL和Verilog HDL的编辑、编译和仿真。
ModelSim有一系列产品，它们可以在Unix平台和 Windows平台上工作，目前主要分为MoelSim/VHDL（或 ModelSim/Verilog-OEM）、MoelSim/LNL （支持VHDL或 Verilog的版本，但不同时支持VHDL和Verilog）、 ModelSim/PLUS（支持VHDL和Verilog的版本，包括混合仿 真）和ModelSim/SE（主要版本，功能比ModelSim/Plus更 强大）等不同版本。