一、CAS、RCD、RP是内存芯片的重要参数，它们表示内存工作的延迟时间，当延迟时间越短，其内存的工作效率就越高，其性能也就越好。

CAS：CAS Latency，列地址脉冲选通潜伏期（又可简称为CL）RCD：RAS-to-CAS Delay，行寻址至列寻址延迟时间RP：RAS Precharge Time，“行预充电时间”二、DDR400是JEDEC（Joint Electron Device Engineering Council：联合电子设备工程协会）承认最高的DDR内存标准，而针对它以其工作时序参数划分了三个等级：DDR400A级的CAS-RCD-RP工作参数规定为：2.5-3-3DDR400B级的CAS-RCD-RP工作参数规定为：3-3-3DDR400C级的CAS-RCD-RP工作参数规定为：3-4-4三、SPD（Serial Presence Detect）其实是一片EEPROM电可擦写可编程只读存储器，它一般处在内存条正面的右侧，里面记录了诸如内存的速度、容量、电压、行/列地址带宽等十分重要的参数信息。

当计算机开机工作时的BIOS就会自动读取内存SPD中的记录信息，以获让内存运行在规定的工作频率上内存负责向CPU提供运算所需的原始数据，而目前CPU运行速度超过内存数据传输速度很多，因此很多情况下CPU都需要等待内存提供数据，这就是常说的“CPU等待时间”。

内存传输速度越慢，CPU等待时间就会越长，系统整体性能受到的影响就越大。

因此，快速的内存是有效提升CPU效率和整机性能的关键之一。

在实际工作时，无论什么类型的内存，在数据被传输之前，传送方必须花费一定时间去等待传输请求的响应，通俗点说就是传输前传输双方必须要进行必要的通信，而这种就会造成传输的一定延迟时间。

CL设置一定程度上反映出了该内存在CPU接到读取内存数据的指令后，到正式开始读取数据所需的等待时间。

不难看出同频率的内存，CL设置低的更具有速度优势。

上面只是给大家建立一个基本的CL概念，而实际上内存延迟的基本因素绝对不止这些。

内存延迟时间有个专门的术语叫“Latency”。

要形象的了解延迟，我们不妨把内存当成一个存储着数据的数组，或者一个EXCEL表格，要确定每个数据的位置，每个数据都是以行和列编排序号来标示，在确定了行、列序号之后该数据就唯一了。

内存工作时，在要读取或写入某数据，内存控制芯片会先把数据的列地址传送过去，这个RAS信号（Row Address Strobe，行地址信号）就被激活，而在转化到行数据前，需要经过几个执行周期，然后接下来CAS信号（Column Address Strobe，列地址信号）被激活。

在RAS信号和CAS信号之间的几个执行周期就是RAS-to-CAS延迟时间。

在CAS信号被执行之后同样也需要几个执行周期。

此执行周期在使用标准PC133的SDRAM大约是2到3个周期；而DDR RAM则是4到5个周期。

在DDR中，真正的CAS延迟时间则是2到2.5个执行周期。

RAS-to-CAS的时间则视技术而定，大约是5到7个周期，这也是延迟的基本因素。

CL设置较低的内存具备更高的优势，这可以从总的延迟时间来表现。

内存总的延迟时间有一个计算公式，总延迟时间=系统时钟周期×CL模式数+存取时间（tAC）。

首先来了解一下存取时间（tAC）的概念，tAC是Access Time from CLK的缩写，是指最大CAS延迟时的最大数输入时钟，是以纳秒为单位的，与内存时钟周期是完全不同的概念，虽然都是以纳秒为单位。

存取时间（tAC）代表着读取、写入的时间，而时钟频率则代表内存的速度。

举个例子来计算一下总延迟时间，比如一条DDR333内存其存取时间为6ns，其内存时钟周期为6ns（DDR内存时钟周期＝1X2/内存频率，DDR333内存频率为333，则可计算出其时钟周期为6ns）。

我们在主板的BIOS中将其CL设置为2.5，则总的延迟时间＝6ns X2.5＋6ns＝21ns，而如果CL设置为2，那么总的延迟时间＝6ns X2＋6ns＝18 ns，就减少了3ns的时间。

从总的延迟时间来看，CL值的大小起到了很关键的作用。

所以对系统要求高和喜欢超频的用户通常喜欢购买CL值较低的内存。

目前各内存颗粒厂商除了从提高内存时钟频率来提高DDR的性能之外，已经考虑通过更进一步的降低CAS 延迟时间来提高内存性能。

不同类型内存的典型CL值并不相同，例如目前典型DDR的CL值为2.5或者2，而大部分DDR2 533的延迟参数都是4或者5，少量高端DDR2的CL值可以达到3。

不过，并不是说CL值越低性能就越好，因为其它的因素会影响这个数据。

例如，新一代处理器的高速缓存较有效率，这表示处理器比较少地直接从内存读取数据。

再者，列的数据会比较常被存取，所以RAS-to-CAS的发生几率也大，读取的时间也会增多。

最后，有时会发生同时读取大量数据的情形，在这种情形下，相邻的内存数据会一次被读取出来，CAS延迟时间只会发生一次。

选择购买内存时，最好选择同样CL设置的内存，因为不同速度的内存混插在系统内，系统会以较慢的速度来运行，也就是当CL2.5和CL2的内存同时插在主机内，系统会自动让两条内存都工作在CL2.5状态，造成资源浪费。

SDRAM DDR DDR2 内存参数详解严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，部分初学者也常看到DDR SDRAM，就认为是SDRAM。

DDR SDRAM是Double Data Rate SDRAM的缩写，是双倍速率同步动态随机存储器的意思。

DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。

DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。

与SDRAM相比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL(Delay Locked Loop，延时锁定回路提供一个数据滤波信号)技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。

DDL本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRA 的两倍。

从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。

但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。

DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。

DDR2内存起始频率从DDR内存最高标准频率400Mhz开始，现已定义可以生产的频率支持到533Mhz到667Mhz,标准工作频率工作频率分别是200/266/333MHz，工作电压为1.8V。

DDR2采用全新定义的240 PIN DIMM接口标准，完全不兼容于DDR的184PIN DIMM接口标准。

DDR2和DDR一样，采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但是最大的区别在于，DDR2内存可进行4bit预读取。

两倍于标准DDR内存的2BIT预读取，这就意味着，DDR2拥有两倍于DDR的预读系统命令数据的能力，因此，DDR2则简单的获得两倍于DDR的完整的数据传输能力。

DDR2内存技术最大的突破点其实不在于所谓的两倍于DDR的传输能力，而是，在采用更低发热量，更低功耗的情况下，反而获得更快的频率提升，突破标准DDR的400MHZ限制。

最后说下DDR3其实它相对来说我觉得叫DDR2pro应该更为贴切.因为它其实是DDR2的延伸..只是提升了频率降低了能耗..实际的技术并没有特别的变化现在DDR3内存相对来说似乎还是一些中高档显卡用的,系统用到的还比较少..DDR2内存参数DR内存既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。

从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。

那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半，也就是说DDR400工作频率为 200MHz。

FSB与内存频率的关系首先请大家看看表一：FSB(Front Side Bus：前端总线)和内存比率与内存实际运行频率的关系。

FSB/MEM比率实际运行频率1/01 200MHz1/02 100MHz2/03 133MHz3/04 150MHz3/05 120MHz5/06 166MHz7/10 140MHz9/10 180MHz对于大多数玩家来说，FSB和内存同步，即1:1(DFI 用1/01表示)是使性能最佳的选择。

而其他的设置都是异步的。

同步后，内存的实际运行频率是FSBx2，所以，DDR400的内存和200MHz的 FSB正好同步。

如果你的FSB为240MHz，则同步后，内存的实际运行频率为240MHz x 2 = 480MHz。

表2更详尽列出了FSB与不同速度的DDR内存之间正确的设置关系强烈建议采用1：1的FSB与内存同步的设置，这样可以完全发挥内存带宽的优势。

Command Per Clock(CPC)可选的设置：Auto，Enable(1T)，Disable(2T)。

Command Per Clock(CPC：指令比率，也有翻译为：首命令延迟)，一般还被描述为DRAM Command Rate、CMD Rate等。

由于目前的DDR内存的寻址，先要进行P-Bank的选择（通过DIMM上CS片选信号进行），然后才是L-Bank/行激活与列地址的选择。

这个参数的含义就是指在P-Bank选择完之后多少时间可以发出具体的寻址的L-Bank/行激活命令，单位是时钟周期。

显然，也是越短越好。

但当随着主板上内存模组的增多，控制芯片组的负载也随之增加，过短的命令间隔可能会影响稳定性。

因此当你的内存插得很多而出现不太稳定的时间，才需要将此参数调长。

目前的大部分主板都会自动设置这个参数。

该参数的默认值为Disable(2T)，如果玩家的内存质量很好，则可以将其设置为Enable(1T)。