当前位置:
文档之家› 实验2_验证性实验——MSI逻辑功能测试_实验报告
实验2_验证性实验——MSI逻辑功能测试_实验报告
1 1 1 0 0 0 0 0 0 锁
0 1 0 0 0 0 0 0 0 存
0 1 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 消隐 消隐 消隐 消隐 消隐 消隐 锁存
LED 数码管是目前最常用的数字显示器,图 3-5(a)、(b)为共阴管和共阳管的电路。共阴管即所 有的发光二极管的“-”极连在一起 M M g f a b a b c d e f g h 引出 M 脚接地,其它各脚必须接高 g f a b + 电平二极管才能发亮; 共阳管刚好相 a a 反。 (c)为两种不同出线形式的引出脚 f f g b g b 功能图。 其中共阴管本电路采用的型 e e c c (a)共阴连接 M 号 为 5011 ,共阳管采 用的型 号为 d h d h 5012。 + a b c d e f g h 一个 LED 数码管可用来显示一 e d - ch e d + ch M M M 位 0 ~ 9 十进制数和一个小数点。小 c c 5011 5012 型数码管(0.5 寸和 0.36 寸)每段发光 (b)共阳连接 (c)符号及引脚功能 二极管的正向压降,随显示光 (通常 图 3-5 LED 数码管 为红、绿、黄、橙色 )的颜色不同略 有差别,通常约为 2~2.5V,每个发光极管的点亮电流在 5~10mA。LED 数码管要显示 BCD 码所 表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动 能力。 b.BCD 码七段译码驱动器 此类译码器型号有 74LS47( 共阳 ) , 74LS48( 共 阴 ) 、 16 15 14 13 12 11 10 9 CD4511(共阴)等, 本实验系采用 CD4511 BCD 码锁存 VDD f g a b c d e /七段译码/ 驱动器。驱动共阴极 LED 数码管。图 3-6 所示为 CD4511 引脚 CD4511 排列。其中 B C LT BI LE D A VSS 1 2 3 4 5 6 7 8 A、B、C、D—BCD 码输入端 a、b、c、d、e、f、g —译码输出端,输出“l” 有效, 用来驱 图 3-6 CD4511 引脚排列 动共阴极 LED 数码管。
器 验时,只 的相应输 码管可接
将实验装置上的“编码器”某组拨码开关的输出 D、C、B、A 分别接至“译码显示”部分的 D、 C、B、A,接上+5V 电源,然后按功能表 3-2 输入的要求揿动四个数码的增减键(“+”与“-”键), 观测“编码器”拨码盘上的数字与 LED 数码管显示的对应数字是否一致,若正常则“译码显示” 部分工作状态正常。 2.74LS138 译码器逻辑功能的测试 将译码器使能端 S1、 S2 、 S3 及地址端 A2、A1、A0 分别接至“逻辑电平产生电路”的输出口, 八个输出端 Y7 ~ Y0 依次连接在“逻辑电平显示电路”的八个输入口上,拨动“逻辑电平产生电路” 的开关,按表 3-1 逐项测试 74LS138 的逻辑功能,并把结果填写在“实验原始数据记录”步骤 1 的 表 1 中。 3.用 74LS138 构成时序脉冲分配器 实验要求为:由 74LS138 组成的分配器输出端 Y7 ~ Y0 的信号与 CP 输入信号同相。 参照图 3-2 及其实验原理,令时钟脉冲 CP 的频率约为 10kHz。令分配器的地址端 A2、A1、A0 为某一值(地址值自定) ,用示波器观察和记录与地址相对应的某一YX 端的输出波形,注意输出 波形与 CP 输入波形之间的相位关系。
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
由上式可接成如图 3-3 所示电 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 使能端能还可以方便地将两个 3/8 译 Y Y Y Y Y Y Y Y 成一个 4/16 译码器,如图 3-4 所示。 0 1 2 3 4 5 6 7 74LS138(1) 2.数码显示译码器 S1 S2 S3 A0 A1 A2 a .七段发光二极管 (LED) 数码
图 3-3 实现逻辑函数图
一.实验目的 1.掌握中规模(MSI)集成译码器的逻辑功能和使用方法; 2.验证 3—8 线译码器和七段显示译码器的逻辑功能; 3.掌握数码管与译码器配合使用的方法; 。 二.实验原理 译码器的作用是进行代码间的“翻译” ,将具有特定含义的二进制码进行辨别,并转换成控制信 号。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 l.变量译码器(又称二进制译码器),用以表示输入变量的状态,如 2 线—4 线、3 线—8 线和 4 线—16 线译码器。若有 n 个输入变量,则有 2n 个不同的组合状态,就有 2n 个输出端供其使用。例如, 有 3 个输入变量(或称为地址端), 那么就可以有 23=8 个不同的地址组合, 分别为 000、 001、 010、 011、 100、101、110、111,可以控制 8 个输出端,而每一个输出所代表的函数对应于 n 个输入变量的最小 项。
2012 年
姓名 学号 成绩 指导 老师
月
日
当 S1=1,¯ S2+¯ S3=0 时,74LS138 工作,地址码所指定的输出端输出 0(被选中),其它输出端均输 出 1(未被选中)。当 S1=0;¯ S2+¯ S3=×(注: “×”即不论是什么逻辑值的意思。 ) ;或 S1=×,¯ S2+¯ S3=1 时, 译码器被禁止,所有输出同时为 l。 74LS138 译码器也可作为负脉冲输出脉冲分配器使用,只需利用使能端中的一个输入端输入数据 信息,器件就成为一个多路分配器,如图 3-2 所示。若令¯ S2=¯ S3=0,在 S1 端输入数据,地址码所对应 的输出端输出 S1 数据的反码;若令 S1=1、¯ S3=0,从¯ S2 端输入数据,地址码所对应的输出端就是 S2 端
现在要用 74LS138 实现如下式所示的逻辑函数
Z C B A C B A C B A CBA
先通过如下变换
Z B A C B A C B A CBA Y0 Y1 Y2 Y7 Y0 Y1 Y2 Y7 Y0 Y1 Y2 Y7
0 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 ×
1 0 0 0 0 1 1 1 1 ×
1 0 0 1 1 0 0 1 1 ×
1 0 1 0 1 0 1 0 1 ×
1 1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 S1 S2 S3 数据输入 地址输入 图 3-2 数据分配器 分配器输出
钟脉冲,则
Z
配器。数据 信息传输到 实现逻辑函 工作时,每
五、实验过程原始记录(数据、图表、计算等) 六、实验结果及分析
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 S1 S2 S3 A B C +5V
广州大学学生实验报告
开课学院及实验室:电子楼 410
学院
以 3 线—8 线译码器 74LSl38 为例,图 3-1(a)(b) (c)分别为其逻辑图及引脚排列。 其中 A2、A1、A0 为地址输入端, ̄ Y0~ ̄ Y7 为译码输出端,S1、¯ S2、¯ S3 为使能端。表 3-1 为 74LSl38 功能表。
LT —测试输入端, LT = “0”时,译码输出全为“1” 。 BI —消隐输入端, BI =“0”时,译码输出全为“0” 。
0 0 0 0 0 0 0 1
注:消隐即数码管各 LED 全暗。锁存即数码管的显示不再改变。
LE—锁定端,LE=“1”时译码器处于锁定(保持)状态。译码输出保持在 LE=0 时的数值,LE=0 为正常译码。 表 3-2 为 CD4511 功能表。CD4511 内接有上拉电阻,故只需在输出端与数码管笔段之间串入 限流电阻即可工作。译码器还有拒伪码功能,当输入码超过 1001 时,输出全为“0” ,数码管媳灭。
若用实验箱,一般实验装置上已完成了译码 +5V CD4511 和数码管 BS202(或 5011)之间的连接。实 R LED VDD a 要接通+5V 电源和将十进制的 BCD 码接至译码器 数 A b B 据 入端 A、B、C、D 即可显示 0~9 的数字。四位数 c C 输 CD4511 受四组 BCD 码输入。 d D 入 CD4511 与 LED 数码管连接如图 3-7 所示。 e LT VDD 三.实验设备与器件 f BI g LE 1.+5V 直流电源 2.双踪示波器 VSS 3.连续脉冲源 4.逻辑电平开关 5.逻辑电平显示器 6. 拨码开关组(编码器) 图 3-7 CD4511 驱动一位 LED 数码管 7.译码显示器 8.74LS138× 2、74LS00 一块,74LS04 一块。 四.实验预习要求 1.复习有关译码器和分配器的原理。 2.根据实验任务,画出所需的实验线路及记录表格。 五.实验内容 1.数据拨码开关(实验箱上编码器)的使用(只需观察,不必记录)
表 3-2 输 LE × × 0 0 0 0 0 0 0 BI × 0 1 1 1 1 1 1 1 LT 0 1 1 1 1 1 1 1 1 D × × 0 0 0 0 0 0 0 入 C × × 0 0 0 0 1 1 1 B × × 0 0 1 1 0 0 1 A × × 0 1 0 1 0 1 0 a 1 0 1 0 1 1 0 1 0 b 1 0 1 1 1 1 1 0 0 c 1 0 1 1 0 1 1 1 1 d 1 0 1 0 1 1 0 1 1 输 e 1 0 1 0 1 0 0 0 1 出 f 1 0 1 0 0 0 1 1 1 g 1 0 0 0 1 1 1 1 1 消隐 显示字形