正弦信号发生器设计方案
一、方案比较论证
所有方案可按模拟式和数字式分为两大类
模拟式：
①利用电阻、电容、运放等传统器件搭建LC或RC正弦信号发生器。

通过改变电路中的
元件的参数值来调节输出频率。

这种方式成本低廉，但由于采用大量分立器件，受其工作原理的限制频率稳定度较低（只有10-3量级）。

另外实现扩展功能中的各种调制等也比较麻烦，电路复杂，调试困难，精度差。

②采用专用信号发生芯片MAX038来实现正弦信号波形的输出。

是美信公司的低失真单片
信号发生集成电路，内部电路完善，使用该器件能够产生精确的高频三角、锯齿、正弦及方波。

使用该芯片设计简单，但扩展功能电路部分实现起来和采用分立器件同样复杂，而且频率精度和稳度均难以达到要求。

③采用基于锁相环（PLL）技术或者非线性器件频率变换技术的频率合成器。

由晶体振荡
器和锁相环组成的系统中，前者保证工作频率稳定度，后者完成输出频率的调整，但是这时输出频率只能是晶体谐振频率的整数倍。

故虽然频率稳定能达到要求却很难做到频率输出范围1KHZ—10MHZ和100HZ步进的要求。

数字式：
①采用AD公司专用的DDS芯片AD9851合成FM和AM的载波，采用传统的模拟调制
方式来实现AM调制和FM调制。

但该方案需要额外的模拟调制FM和AM的调制电路，且制作和调制电路都比较麻烦，还难免引入一定的干扰，而且此方案中的PSK调制也不容易实现。

②采用AD公司的AD9856作为调制芯片，是内含DDS的正交调制芯片，可以实现多进
制的数字幅度调制，多进制的数字相位调制和多进制的数字幅度相位联合调制。

故AM 调制，PSK调、ASK调制都可以通过它实现但是AD9856不便于调频且控制复杂。

③利用微处理器和DAC实现DDS信号产生器。

微处理器能够实现DDS的电路结构，即
实现相位累加器、波形的数据表、同时实现数字/模拟转换器的控制时序。

利用微处理器完成加法运算需要读取的数据进行运算，再把运算结果送到目标单元。

由于微处理器工作的顺序性，这时的相位累加频率将比微处理器的时钟频率低得多。

同时微处理器还要完成人机交互的相关任务，故这种方案输出频率受到很大限制。

④利用微处理器和可编程逻辑器件实现DDS信号产生器。

微处理器程序执行的顺序性限
制了它的工作速度，可编程逻辑器件的并行运行能力使它适用于高速工作的场合。

同时FM、AM、PSK、ASK调制均由FPGA在数字域内完成，大大简化了电路，同时具有良好的精度和可控性。

微处理器完成键盘输入，液晶显示等人机交换任务。

综上所述：数字类的第四方案为最优选择。

二、总体设计
（1）总体框图如下所示
（2）考虑到单片机只是完成接收用户输入信息及显示的任务，故采用廉价的51单片机AT89S51，编程容易，使用方便。

键盘使用4x4的矩阵键盘方便用户直接键入所需要的频率和参数。

显示电路采用带字库的通用LCD12864，具有使用简单，单屏显示信息多的特点，能够提供良好的人机界面。

（3）DDS及调制电路模块
其由FPGA和DAC构成。

本设计采用Altera公司的Cyclone系列FPGA—EPIC3T144C8,此芯片有LE约3000个，片内RAM有52Kbit。

FPGA负责在数字域实现正弦波、FM、AM的合成，产生ASK和PSK调制信号并完成ASK、PSK、AM和FM的调制，然后输出波形。

（4）滤波电路及放大电路
滤波电路是采用美信的高速运放MAX4108设计的一个有源二阶低通滤波器，用以去除DDS合成信号固有的高次谐波，同时有两倍放大的功能。

（5）电源设计
高速DAC对模拟数字地之间的串扰敏感，模拟数字地之间的串扰对DAC输出信号的波形影响很大。

故本系统采用一个线性电源对模拟电路供电，采用一个开关电源对数字电路供电，模拟地和数字地之间通过一个磁珠相连。

这种设计实现了模拟数字电路尽可能大的隔离。

三、理论分析和参数设计
（1）载频参数设计
根据要求信号波形无明显失真，故一个信号周期内至少需插入16个点，而合成频率最高达10MHz，那么需要的FPGA和DAC接口数据传输速率为：
10M×16=160Mword/s
如此之高的频率传输可能很不稳定，为了解决波形失真和传输速率的矛盾，选用MAX5858A它是双路十位300M的DAC，内部含有4x/2x/1x插值滤波电路。

若采用4x插值则数据传输速率为
300Mwordps/4=75Mwordps
DDS输出的正弦波信号每秒钟有75M个插值点，并在DAC内部完成4阶插值和数字低通滤波，最后转化为实际电压输出。

这样既抑制了高频段输出正弦信号可能的失真，又降低了数据接口的传输速度，提高了系统的可靠性。

系统频率调整的步进是100Hz，DDS逻辑电路的工作时钟是75M，所以
75M/100=750000<219
所以，DDS的频率字只要多于20bit，频率调整步进就能小于100Hz。

(2)AM/FM调制参数设计
AM要求：产生1KHz的正弦调制信号；调制度在10%-100%之间程控调节，步进为10%。

本系统采用一个10bit的控制寄存器来保存调制度，其离散间隔为1/1024，高于步进10%的要求，调制度可以由用户自行设置，也可以用按键以1%或10%步进调整。

FM要求：产生1KHz的正弦调制信号；调制产生最大频偏为5KHz/10KHz两级程控调节。

AM和FM的调制信号均由另一个独立的DDS产生，在FPGA内部对信号完成数字调制。

（3）ASK/PSK调制参数设计
题目要求：产生码速率为10Kb/s的二进制基带序列信号，载波频率为100KHz。

ASK/PSK调制和AM/FM调制共用一套本振（即合成正弦信号的DDS模块）所以通过设定频率字可设置载波频率为需要100KHz.而码率为10Kb/s二进制基带序列信号则可以通过设置好的移位寄存器循环移位获得。

（4）滤波电路参数设计
由于最终方案采用DAC输出，而DAC的转换频率为75MHz，故需要一个截止频率在10MHz和75MHz之间的低通滤波器。

然而DAC的转换并不是理想的，输出信号的谐波干扰主要集中在二次谐波，所以选取截止频率为18MHz的有源二阶巴特沃斯低通滤波器，来保证达到题目的要求。

四、软件设计
（1）单片机接收用户由键盘输入的数据和控制指令，控制LCD的显示，向FPGA发送控制字。

整个软件流程如下所示：
（2）为了提供友好的提示界面，本系统设计了多级菜单界面，用户可通过选择菜单项设置输出信号的参数（频率，调制度，偏频等）。

用户确认输入后，单片机将设置的参数送至FPGA，使FPGA输出相应的信号。

(3)FPGA的数字逻辑电路负责在数字域实现FM和AM调制信号（经过离散化的）频率合成的主域ASK和PSK的调制信号，正弦波（载波）的频率组成，完成ASK、PSK、FM、AM 在数字域的调制，然后控制DAC形成正确的波形信号。

PSK调制的实现：本系统中PSK调制是通过调制信号延时作异或运算，然后经过DPSK 调制来间接实现，而DPSK的调制是通过降DDS相位累加器的相位步进瞬时设置为2π来实现反相．
FM调制通过给正弦波(载频)的频率字叠加一个偏移频率字来实现频率的转移;AM调制直接在FPGA内用数字乘法器实现;ASK调制直接用开关选通载频信号或截断载频信号实现.
整个逻辑设计框图如下图(2）所示:
五、硬件电路设计
根据总体设计方案，整个系统的硬件模块有：单片机控制模块、信号产生模块（FPGA)、DAC模块、滤波和放大。

(1)控制模块主要由单片机AT89851和LCD12864和4×4矩阵键盘组成，连接图如下图所示：
（2）整个系统的信号生成采用数字方式FPGA中实现，因此信号产生模块是整个系统的核心，可采用成品的EPIC3T144开发板。

（3）DAC采用MAX5858A，电路图如下图所示，其中OPA681是一片高带宽增益运放，MAX5858A的差分电流输出的电流范围可由R2设定，输出最大值为32×V refo/Rset。

当它取Ω有约10mA的最大电流输出，结合后取Rf为50Ω的电流-电压变换，输出范围为-500～500mV。

DAC电路
电源地的处理
（4）滤波部分采用一个二阶巴沃斯特低通滤波器电路，采用MAX4108运放完成。

同时作两倍电压放大。

滤波器实际如下图（4）所示：
滤波器电路
参考资料：《数字电路EDA技术入门与实战》，罗朝霞赫建国，人民邮电出版社，2009 《全国大学生电子设计竞赛试题精解选》，陈永真宁武等，电子工业出版社，2007。