2014-4-25
图5-10 8位序列脉冲信号产生电路
图5-11 8位序列脉冲信号发生器输出波形
23
3. 顺序脉冲发生器 (1) 顺序正脉冲
2014-4-25
24（Βιβλιοθήκη ）顺序负脉冲2014-4-25
25
作业题
5-1 5-2 5-3
2014-4-25
26
2014-4-25
图5-1 单拍工作方式的数码寄存器
数码输 入端 7
（2）工作原理
当CP↑时，触发器更新状态， Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。 单拍工作方式：不需清除原有数据，只要CP↑一 到达，新的数据就会存入。 常用4D型触发器74LS175、6D型触发器74LS174、 8D型触发器74LS374或MSI器件等实现。
若锁存信号 C＝ 1 图5-9 2位数据显示锁存器 0 时，计数器的输出数据可通过 时，数据被锁存，译码显示电 2014-4-25 22 锁存器到达译码显示电路； 路稳定显示锁存的数据。
2．序列脉冲信号发生器 序列脉冲信号是在同步脉冲的作用下，按一定周 M1M 0=01，为右移方式， 期循环产生的一组二进制信号。 Q3经非门接DSR， 如111011101110…，每隔4位重复一次1110，称为 同时Q3作为OUT。 4位序列脉冲信号。 序列脉冲信号广泛用于数字设备测试、通信和遥 首先令CR＝0，输出 控中的识别信号或基准信号等。 端全为零，则DSR为1； CP↑ ， DSR 数 据 右 移 ， Q3 的 输 出 依 次 为 0000111100001111…。 电路产生的8位序列脉冲信号为00001111。
2014-4-25
12
1．单向移位寄存器 单向移位寄存器，是指仅具有左移功能或右移功 能的移位寄存器。 （1）右移位寄存器 ① 电路组成 串行输入
仿真
图5-4 4位右移位寄存器
2014-4-25
同步时序 逻辑电路 13
② 工作过程（仿真运行图5－4电路。 ）
将数码 1101 右移串行输入给寄存器（串行输入是 ③ 状态表 指逐位依次输入）。 表5-2 4位右移位寄存器状态表 在接收数码前，从输入端输入一个负脉冲把各触 发器置为0状态（称为清零）。 输 出
2014-4-25 6
5.1.1 数码寄存器
1．由 D触发器构成的数码寄存器 数码寄存器具有接收、存放、输出和清除数码的 （1）电路组成 功能。
在接收指令（在计算机中称为写指令）控制下， 将数据送入寄存器存放；需要时可在输出指令（读出 输出端 指令）控制下，将数据由寄存器输出。 CP：接收脉
冲（控制信 仿真 号输入端)
2014-4-25
8
2．由D型锁存器构成的数码寄存器 （1）锁存器的工作原理 送数脉冲CP为锁存 控制信号输入端， 即使能信号（电平 信号）。
图5-2 锁存器 工作过程： ②当 CP=1 时， D 数据输入不影响电路的状态，电 ①当CP=0时，Q =D，电路接收输入数据； 路锁定原来的数据。 即当使能信号到来（不锁存数据）时，输出端的 即当使能信号结束后（锁存），数据被锁住，输出 信号随输入信号变化； 状态保持不变。
第 5章
时序逻辑电路
寄存器
结束 放映
5.1
5.1.1 数码寄存器 5.1.2 移位寄存器
5.1.3 寄存器的应用实例
2014-4-25 1
复习
触发器按触发方式分类？各自特点？ 触发器按逻辑功能分类？各自功能表？
2014-4-25
2
第 5章
时序逻辑电路
定义：时序逻辑电路在任何时刻的输出不仅取决 于该时刻的输入，而且还取决于电路的原来状态。 电路构成： 存储电路（主要是触发器，必不可少） 组合逻辑电路（可选）。 时序逻辑电路的状态是由存储电路来记忆和表示 的。
2014-4-25
串行输出
15
（2）左移位寄存器
串行 输入
仿真
图5-6 4位左移位寄存器
异步 清零
2014-4-25
16
② 工作过程（仿真运行图5－6电路。 ）
将数码 1011 左移串行输入给寄存器。在接收数码 前清零。 ③ 状态表 表5-3 4位左移位寄存器状态表
CP顺序 0
1 2 3 4 5 6 7
18
2．集成双向移位寄存器
在单向移位寄存器的基础上，增加由门电路组 成的控制电路实现 。 74LS194为四位双向移位寄存器。与74LS194的 逻辑功能和外引脚排列都兼容的芯片有CC40194、 CC4022和74198等。
2014-4-25
图5-8 双向移位寄存器74LS194 （a）外引脚图 （b）逻辑符号
5.1
寄存器
1. 寄存器通常分为两大类：
数码寄存器：存储二进制数码、运算结果或指令等 信息的电路。 移位寄存器：不但可存放数码，而且在移位脉冲作 用下，寄存器中的数码可根据需要向左或向右移位。
2. 组成：触发器和门电路。
一个触发器能存放一位二进制数码； N个触发器可以存放N位二进制数码。
2014-4-25 5
2014-4-25
输 入DSR 1
0 1 1 0 0 0 0 0
输 出 Q0 Q1 Q2 Q3
0 0 0 0
0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0
17
8
④ 时序图。
2014-4-25
并行输出 图5-7 4位左移位寄存器时序图 串行输出
时序逻辑电路的结构框图
按各触发器接受时钟信号的不同分类： 同步时序电路：各触发器状态的变化都在同一时 钟信号作用下同时发生。 异步时序电路：各触发器状态的变化不是同步发 生的，可能有一部分电路有公共的时钟信号，也可能 完全没有公共的时钟信号。 本章内容提要： 时序逻辑电路基本概念、时序逻辑电路的一般分 析方法； 异步计数器、同步计数器、寄存器与移位寄存器 的基本工作原理； 重点介绍几种中规模集成器件及其应用、介绍基 于功能块分析中规模时序逻辑电路的方法。 2014-4-25 4
3. 寄存器应用举例：
(1) 运算中存贮数码、运算结果。 (2) 计算机的CPU由运算器、控制器、译码器、寄 存器组成，其中就有数据寄存器、指令寄存器、一般 寄存器。 4. 寄存器与存储器有何区别?
寄存器内存放的数码经常变更，要求存取速度快， 一般无法存放大量数据。（类似于宾馆的贵重物品寄 存、超级市场的存包处。） 存储器存放大量的数据，因此最重要的要求是存 储容量。（类似于仓库）
19
表5-4 74LS194功能表
结论：清零功能最优先（异步方式）。 计数、移位、并行输入都需CP的↑到来（同步方式）
2014-4-25 20
工作方式控制端 M1M0区分四种功能。
M1 M0
0 0 0 1 1 0 1 1
功能
保持 右移 左移 并行置数
21
2014-4-25
5.1.3
寄存器的应用实例
CP顺序 0 1 2 3 4 5 6 7
2014-4-25
输 入DSR 1 1 0 1 0 0 0 0 0
Q0 Q1 Q2 Q3
0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 0 0 0 0 1 0 0 0 0
8
14
④ 时序图
并行输出 图5-5 4位右移位寄存器时序图
1．数据显示锁存器 数据显示锁存器； 序列脉冲信号发生器； 在许多设备中常需要显示计数器的计数值，计 数码的串／并与并／串转换； 数值通常以8421BCD码计数，并以七段数码显示器 构成计数器…… 显示。 问题：如果计数器的计数速度高，人眼则无法 辨认显示的字符。 措施：在计数器和译码器之间加入锁存器，就 可控制数据显示的时间。
2014-4-25 9
（2）集成数码锁存器74LS373
2014-4-25
图5-3 8D型锁存器74LS373 (a) 外引脚图 (b) 逻辑符号
10
表5-1 8D型锁存器74LS373功能表
2014-4-25
11
5.1.2 移位寄存器
移位寄存器除了具有存储数码的功能外，还具 有移位功能。 移位功能：寄存器中所存数据，可以在移位脉冲 作用下逐位左移或右移。 在数字电路系统中，由于运算（如二进制的乘 除法）的需要，常常要求实现移位功能。