西安电子科技大学网教数字逻辑电路模拟题模拟试题一一、单项选择题（每题 2分，共30分）1 、下列数中最大的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的余 3BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋) 的反函数是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
A 0110 或 1011B 1011 或 1010C 0110 或 1110D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。
A 3 个B 4 个C 13 个D 16 个15 、 N 级触发器组成环形计数器，其进位模为 [ ] 。
A NB 2NC D二、填空题（每题 2 分，共 10 分）1. 格雷码的特征是 ________________ 。
2. F= =________________ 。
3. 偶数个 1 相异或，其结果为 ________________ 。
4. 数字电路的输出仅与当前输入有关，而与电路过去状态无关，该电路称为 ________________ 。
5. 100KH Z 输入信号输出频率 20KH Z 为该电路的分频系数为______________ 。
三、化简题（每题 10 分，共 20 分）1. 将函数 F(ABCD)= , 约束条件 AB+AC=0 ，2. 作出卡诺图，并在卡诺图上化简 ;3. 写出最简与或非式 ;4. 画出逻辑图。
5. 将函数 F(ABC)= BC ＋ BCD ＋ AC+AD+ 化简为最简的与非式。
四、分析题（每题 10 分，共 20 分）1 、译码器电路如图。
①写出输出 F 的方程②列出真值表③说明功能2.电路如图所示，分别作出(a)(b)图的状态迁移关系并说明其功能(a) (b)五、设计题（每题 10分，共20分）1.用门电路设计二位二进制数的平方电路，输入二进制数B 2 B 1 ,输出四位二进制数F 3 F 2 F 1 F 0•列出真值表•写出方程•画出电路2、用JK触发器设计一个三进制加法计数器•作出状态转换表•求出状态方程，确定激励函数附 74LS161,74LS194的功能表74LS161功能表输入输出CP Cr LD P T D C B A Q D Q C Q B Q A X 0 X X X X X X X 0 0 0 01 0 X X D C B A D C B AX 1 1 0 X X X X X 维持1 1 X 0 X X X X 维持（进位位 O C =0 ）X1 1 1 1 X X X X 计数74LS194 功能表输入输出Cr S 1 S 0 CP S R S L D 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 3 0 X X X X X X X X X 0 0 0 01 X X X X X X X X X 维持1 0 0 X X X X X X X 维持1 0 1 A X X X X X A Q 0 Q 1 Q2 1 1 0 X B X X X X Q 1 Q 2 Q3 B 1 1 1 X X D 0 D 1 D 2 D 3 D 0 D 1 D 2 D 3模拟试题二一、单项选择题（每小题 2 分，共 30 分）1 、下列各数中与十进制数 100 不相等的数是（）A （ 64 ） 16 B. （ 144 ） 8C. （ 1100100 ） 2D. （ 0001 0100 0100 ）余 3BCD2 、八进制数（ 30 ） 8 的 8421BCD 是（）A. 0001 1000B. 0010 0100C. 0100 1011D. 0101 10103 、为使或非门输出为 1 则输入（）A. 必须全为 1B. 必须全为 0C. 只要有 0 即可D. 只要有 1 即可4 、函数与其相等的表达式是（）A. B. C. AB D. C+AB5 、使函数等于 0 的输入 ABC 的组合是（）A. ABC=000B. ABC=011C. ABC=100D. ABC=1016 、四变量的最小项的逻辑相邻项是（）A. B. C. D.7 、函数的反函数式是（）A.B.C.D.8 、的最简式为（）A. B. 1C. D. A+BDE+CDE9 、函数的最简与非式为（）A. B. C. D.10 、函数的最简或非式为（）A. B.C. D.11 、函数，约束条件为，其最简与或非式是（）A. B.C. D.12 、用触发器组成 50 进制计数器，触发器最少级数是（）A. 三级B. 四级C. 五级D. 六级13 、 JK 触发器由 0 1 ，其 JK 取值为（）A. JK=X1B. JK=X0C. JK=1XD. JK=0X14 、 n 级触发器组成扭环形计数器其有效状态数为（）A. n 个B. 2n 个C. 2 nD. 2 n --2n15 、四位移位寄存器现态为 1101 ，经过左移一位后，其次态为（）A. 0110 或 1011B. 0110 或 1110C.1010 或 1011D. 1110 或 1010二、填空题（每小题 2 分，共 10 分）1 、输入的数据为 11010100 如采用奇校验码，则其校验位为。
2 、异或运算经过取反运算后得运算。
3 、函数的多余项是。
4 、一个数字电路，它的输出不仅与当前输入有关，而且与电路的过去状态也有关，该电路称为电路。
5 、时钟频率 f cp =5khz 经过 5 分频后，其输出波形的频率为 hz 。
三、分析题•数据选择器电路如图所示（ 1 ）、写出函数 F 的表达式；。
（ 2 ）、指出其功能。
2 、 74LS161 和 74LS194 电路如图所示。
（ 1 ）、分别列状态迁移表（或画出状态迁移图）（ 2 ）、指出其功能。
四、设计题1. 用三变量译码器 74LS138 和少量门电路，设计一个三变量的奇检测电路1) 列出真值表；2) 写出函数表达式；3) 画出逻辑图。
2. 74LS161 设计一个起始状态为 0011 的十一进制计数器。
1) 列出状态迁移关系；2) 画出逻辑图。
附∶相关集成电路功能表1. 74LS161 功能表输入输出CP C r LD P T D C B A Q D Q C Q B Q AX 0 X X X X X X X 0 0 0 01 0 X X D C B A D C B AX 1 1 0 1 X X X X 维持1 1 X 0 X X X X 维持（进位位 O C =0X1 1 1 1 X X X X 计数2. 74LS194 功能表输入输出C r S 1 S 0 CP S R S LD 0 D 1 D 2 D 3 Q 0 Q 1 Q 2 Q 30 X X X X X X X X X 0 0 0 01 X X X X X X X X X 维持1 0 0 X X X X X X X 维持1 0 1 A X X X X X A Q 0 Q 1 Q 21 1 0 X B X X X X Q 1 Q2 Q3 B1 1 1 X X D 0 D 1 D2 D 2 D 0 D 1 D 2 D 2模拟试题三一、单项选择题（每题 2分，共30分）1 、下列数中最小的数是 [ ] 。
A （ 3.1 ） HB （ 3.1 ） DC (3.1) OD (11.1) B2 、（ 35.7 ） D 的 5421BCD 是 [ ] 。
A 00110101.0111B 00111000.1010C 00111000.0111D 01101000.10103 、或非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F=AB ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 B ＋ C ＋相等的表达式为 [ ] 。
A CBC ＋ CD +6 、函数 F=(A ＋ C)(B ＋) 的对偶式是 [ ] 。
A G=( ＋ B) ·＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) ·＋ (B+ )7 、逻辑函数 C 的逻辑相邻项是 [ ] 。
A A CB A DC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于组合电路的是 [ ] 。
A 译码器B 触发器C 计数器D 移位寄存器10 、数据分配器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，四个逻辑相邻项合并可消去 [ ] 。
A 四个变量B 三个变量C 二个变量D 一个变量12 、 JK 触发器从 0 0, 则激励端 J 、 K 的取值为 [ ] 。