一、填空题1.每位价格C、命中率H、等效访问时间TA2 并发3 284.逻辑功能、性能价格实现的难易程度5 并行任务派生6.向上兼容、向下兼容、向前兼容、向后兼容、向上7 流水8 辅存物理地址9.每位价格C、命中率H、等效访问时间TA10.由上往下、由下往上、由中间开始、由中间开始11.1024、112 并行13 相邻6个网格点函数值14.程序控制I/O、直接存储器访问DMA、I/O处理机15 资源重复16 共享存储器多处理机结构17.管态指令、CPU、通道程序、通道启动18.管态指令、CPU、通道程序、通道启动19.堆栈法、比较对法20 总线监听21 指令内部22 并行（阵列）23.堆栈法、比较对法24 发出中断申请的25 最后进入流水线的26.程序控制I/O、直接存储器访问DMA、I/O处理机27 实页冲突（页面争用）28 实页冲突29 频宽30 p(p-1)/231.由上往下、由下往上、由中间开始、由中间开始32 流水33 基于目录二、判断题1. ×2 √3. √ 4. ×5. × 6. √7. √8. ×9. √10 ×11. √12. √13. √14. ×15 ×16. ×17. ×18. ×19.×20. √三、单项选择题1 C2 C3 C4 D5 D6 C7 B8 B9 B 10 B 11 D 12 A 13 D 14B 15 D16 A 17A 18 D 19 B 20 C 21 A 22 B 23 D 24 D 25C 26 A 27 A 28 C 29 D30 C 31A 32C 33 B 34 D35A36 D 37B 38 D 39 B 40 B 41A 42 B 43 C 44 C 45 B 46 B 47B48 D49 A 50 B 51 A 52B 53 D 54 B 55 D 56 B 57 D 58C 59D60A四、解释题1．从CACHE为空（指新进程所需内容都未装入CACHE内）开始到CACHE全部被装满这一期间的失效率。
2.用微程序直接解释另一种机器指令系统的方法称为仿真。
3．即近期最少使用替换算法，是选择近期最少访问的页作为被替换的页。
4．程序在主存中实际位置可以动态移动的定位技术。
5．将出现概率最大的事件用最少的位来表示，而概率最小的事件用较多的位表示，达到平均位数缩短的目的。
6只能实现单一功能的流水线，如只能实现浮点加减的流水线。
7.程序在主存中实际位置可以动态移动的定位技术8.即多指令流多数据流，指能实现作业、任务、指令、数组各项全面并行的多机系统。
五、简答题1.开发并行性的三种途径有：时间重叠，在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，加快硬件周转来赢得速度。
资源重复，是在并行性概念中引入空间因素，通过重复设置硬件资源来提高可靠性或性能。
资源共享，是用软件方法让多个用户按一定时间顺序轮流使用同一套资源来提高其利用率，相应也就提高了系统的性能。
2.在定时查寻方式中，由于总线的分配是通过控制器内计数器的计数实现的。
改变计数器的初始值，就灵活地改变了各设备获得总线使用的优先次序，也即改变了优先权。
3.解决其问题的思路有两种：堆栈法，这种方法既要有相联比较的功能，又要有能全下移、部分下移和从中间取出一项的功能，成本较高，因此只适用于组相联且组内块数较少的LRU算法替换场合。
比较对法，让各块成对组合，用一个触发器的状态表示该比较对内两块访问的远近次序，在经门电路就可找到LRU块。
适用于组内块数较少的组相联映象。
4.中断响应主要包括中断现场的保护、中断源的查寻等两个时间。
其中，现场保护用硬件实现，可以提高完成速度；中断源查寻则可用软、硬件方法，也可全用硬件实现。
中断处理由软件完成。
5.解决其问题的思路有两种：堆栈法，这种方法既要有相联比较的功能，又要有能全下移、部分下移和从中间取出一项的功能，成本较高，因此只适用于组相联且组内块数较少的LRU算法替换场合。
比较对法，让各块成对组合，用一个触发器的状态表示该比较对内两块访问的远近次序，在经门电路就可找到LRU块。
适用于组内块数较少的组相联映象。
6 “启动I/O指令”选择指定的通道、字通道，如它被连通且空闲时，就从主存中取出通道地址字，按通道地址字给出的通道程序首地址，从主存通道缓冲区取出第一条通道指令。
格式无误后，再选择相应设备控制器和设备。
如该设备是被连着的，就向它发启动指令。
如果设备启动成功，用全“0”字节回答通道时，结束通道开始选择设备期。
通道启动后，CPU退出管态，继续运行目态程序。
而通道进入数据传送期，执行通道程序组织I/O操作，开始通道与设备间的数据传送。
直至通道程序执行完无链通道指令后，传输完成，转入通道数据传送结束期，向CPU 发出I/O中断请求。
7.Cache存储器中的内容是主存中某些块的副本，当Cache命中时，CPU只访问Cache而不再访问主存。
由于Cache存储器的命中率很高（一般在90%以上），这就必然导致主存内容与Cache 内容不一致。
在单计算机系统中，为了保持主存与Cache内容的一致性，常采取的方法是：写直达法，即CPU每次对Cache进行写操作时，也对主存中相对应的内容进行同样的写操作。
写回法，即CPU每次只对Cache进行写操作，只有当Cache的某一块将要被替换掉时，才将Cache一块的内容回写至相对应的主存块中。
8.从程序执行方面来分析，并行性等级从低到高可分为：指令内部并行，指令内部的微操作之间的并行。
指令间的并行，并行执行两条或多条指令。
任务级或过程级并行，并行执行两个或多个任务（程序段）。
作业或程序级并行，在多个作业或程序间的并行。
9.有堆栈数据表示的机器称为堆栈机器。
它与一般通用寄存器型机器不同。
通用寄存器型机器对堆栈数据结构实现的支持是较差的。
表现在：(1)堆栈操作的指令少，功能单一；(2)堆栈在存储器内，访问堆栈速度低；(3)堆栈通常只用于保存于程序调用时的返回地址，少量用堆栈实现程序间的参数传递。
而堆栈机器为堆栈数据结构的实现提供有力的支持．表现在：(1)有高速寄存器组成的硬件堆栈，并与主存中堆栈区在逻辑上组成整体，使堆栈的访问速度是寄存器的，容量是主存的；(2)丰富的堆栈指令可对堆栈中的数据进行各种运算和处理；(3)有力地支持高级语言的编译；(4)有力地支持子程序的嵌套和递归调用。
堆栈型机器系统结构有力地支持子程序的嵌套和递归调用。
可将以下信息全部压栈，包括：保存子程序的返回地址，保存条件码，保存关键寄存器内容，保存必要的全局型、局部型参数，为子程序开辟存放局部变量和中间结果的工作区。
10.相同点：它们都是自定义数据表示。
不同点：（1）结构不同。
标志符与数据同字存放，描述符与数据分开存放。
（2）所支持的重庆自考复习资料免费公开分享，针对重庆高等教育自学考试复习使用对象不同。
标志符数据表示主要是为了缩小高级语言与机器语言之间的语义差距提供支持；描述符数据表示主要是为向量、数组等数据块的实现提供支持。
12.提高存储器模m值，可以提高并行主存系统的速度（频宽），但实际频宽并非随着m的增加而线性提高。
这是因为：（1）存储器的模数增加，总线上的并联负载加重，地址和数据在总线上的传输速度下降。
（2）由于程序中转移指令的客观存在，导致存储器的并行访问效率下降。
11.存储层次地址的映象方式有三种：全相联映象，特点是块冲突率最低，空间利用率高，但形成代价高，速度很难提高。
直接映象，特点是所需硬件少，成本低，但冲突率很高，空间利用率低。
组相联映象，特点是综合前面两种映象方式的优点，成本比全相联映象低，性能上仍能接近于全相联映象。
12 存储层次地址的映象方式有三种：全相联映象，特点是块冲突率最低，空间利用率高，但形成代价高，速度很难提高。
直接映象，特点是所需硬件少，成本低，但冲突率很高，空间利用率低。
组相联映象，特点是综合前面两种映象方式的优点，成本比全相联映象低，性能上仍能接近于全相联映象。
13.从以下几个方面来分析：相同的系统结构可有多种不同的组成，相同的计算机组成可有多种不相同的实现；计算机系统结构的不同会影响计算机的组成和实现，但不同的组成又会反过来影响计算机系统结构的设计；系统结构的设计要考虑到可能采取和准备采取的哪些组成技术，不能过多或不合理地限制组成、实现技术的采用。
14.改进指令系统的方法有：一种是如何进一步增强原指令的功能以及设置更为复杂的新指令取代原先有软件子程序完成的功能，实现软件功能的硬化，即CISC，它可从面向目标程序、面向高级语言、面向操作系统三个方面的优化实现。
另一种是如何减少指令种数和简化指令功能来降低硬件设计的复杂度，提高指令的执行速度，既RISC。
15.（1）硬联逻辑电路与微程序实现技术相结合；（2）采用重叠寄存器窗口技术；（3）优化延迟转移技术；（4）优化编译设计技术。
六、综合题1.根据题意，双地址指令格式为：4位6位6位其中，操作码占4位，因此，可表示24=16个短操作码。
双地址指令共有x 条（x<16），即占用16个短码中的x 个码点，余下（16-x ）个码点均可用作扩展标志。
单地址指令格式为：10位6位即每一个扩展标志都可使用一个6位的地址字段进行扩展，从而得到26个扩展操作码。
所以，单地址指令最多可以有（16-x ）×26条。
2.（1）时空图为则实际吞吐率：效率：（2）由时空图知：瓶颈在S4段，消除瓶颈的方法有： ①将瓶颈子过程在细分，其流水线为：②重复设置多套瓶颈段并联，其流水线为：tt n m TP TP ∆=+∆=-+=2144313111max 32)36(464=∆+∆∙∆∙=t t t η3.计算机系统的解释执行方式是用低一级机器级的一串指令或语句来解释其高一级机器级的一条指令或语句的功能。
已知第1级的一条指令的执行时间是Kns，第2级的一条指令需要第1级的N条指令组成的指令序列来解释，那么，第2级的一条指令的执行时间为NKns。
同理，可得到第3级和第4级的一条指令（语句）的执行时间分别为N4.（1）虚地址空间4GB，页面大小为1KB，所需页表项=4GB/1KB=222个=4M个（2）页面大小1KB，页表项大小为4Byte每页可存放页表项=1KB/4Byte=256个=82个（3）当一页所需页表项不足以满足要求时，需增加一级表层次3.32log][log2228==页表项每页能存的页表数由此知：命中率=2/115.（1）虚地址空间4GB ，页面大小为1KB ， 所需页表项=4GB/1KB=222个=4M 个（2）页面大小1KB ，页表项大小为4Byte 每页可存放页表项=1KB/4Byte=256个=82个（3）当一页所需页表项不足以满足要求时，需增加一级表层次6.（1）Cache 中内容的变化情况如下表所示：4 5 3 2 5 1 3 4 1 3 7 4 调进 调进 调进 调进 √替换√替换√√替换√命中率H=5/12（2）命中率H=（1200-7）/1200≈99.4%7.（1）堆栈处理过程如下图所示。