2012~ 2013 学年第二学期《模拟电子技术基础》课程设计报告题目：数字逻辑信号测试器的设计专业：电子信息工程班级：组成员：指导教师：电气工程学院2013年6月5 日任务书数字逻辑电平测试仪设计摘要在检修数字集成电路组成的设备时，经常需要使用万用表和示波器对电路中的故障部位的高低电平进行测量，以便分析故障的原因。
使用这些仪器能较准确的测出被测点信号的电平的高低和被测电平的周期，但是使用者必须一方面用眼睛看着万用表的表盘或示波器的屏幕，另一方面还要寻找测试点，因此使用起来很不方便。
本文介绍了一个逻辑信号电平测试器，它可以方便快捷的测量某一点的电位的高低，通过声音的有无和声音的频率来判定被测电位的电平范围，从而能解决平常对电路中某点的逻辑电平进行测试其高低电平时，采用很不方便的万用表或示波器等仪器仪表的麻烦。
该测试器采用运算放大器作电压比较器进行电平判断，根据电平高低使音响电路产生不同频率方波驱动扬声器，使扬声器有相应不同的声调输出提示。
从而达到了测试效果。
关键词放大器；逻辑信号；电平测试；高电平；低电平目录一、设计框图及整机概述 .................................................1、原理框图 .........................................................2、对原理框图的描述：............................................（1）、方案论证 ...................................................（2）、步骤 .......................................................二、各单元电路的设计方案及原理说明 .....................................1、输入及逻辑信号识别电路 ...........................................2、音响信号产生电路 .................................................3、音响驱动电路 .....................................................4、参数计算、元器件选择 .............................................（1）参数计算 ....................................................（2）元器件选择 ..................................................5、整合电路图 .......................................................三、仿真调试过程及结果分析 .............................................四、设计、调试中的体会 .................................................五、对本次课程设计的意见及建议 .........................................六、参考资料 ...........................................................七、附录................................................................1、附录1............................................................2、元器件清单 .......................................................八、答辩记录及评分表 ...................................................数字逻辑电平测试仪设计一、设计框图及整机概述为了方便进行对某点的电平测试，设计一个逻辑信号测试器。
在数字电路测试、调试和检修时，经常要对电路中某点的逻辑电平进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号电平测试器可以通过声音来表示被测信号的逻辑状态，使用简单方便。
电路由输入电路、逻辑状态识别电路和音响信号产生电路等组成。
输入的逻辑信号电平大于或小于所设定的高低电平电位，则音响发声，如若在高低电平之间，则音响不发声。
利用这种方式设计电路，计算元器件参数，选择成本合适的器件，确定电路形式并进行仿真实验验证。
1、原理框图图1 逻辑信号测试器的原理框图2、对原理框图的描述：（1）、方案论证如图1，逻辑信号测试器由三部分电路组成，分别是输入电路、逻辑信号识别电路和音响产生电路。
输入一个逻辑信号，其电平值高于3.5V或低于0.8V音响发声，在0.8V和3.5V之间音响不发声，再观察输出Vo是否符合标准。
（2）、步骤1）输入电压Vcc=5V。
通过电阻分压得到高低两电平。
2）输入一个逻辑信号，比较两个运算放大器同相端与反相端电压的高低。
若同相端电压高于反相端，则输出电压为5V；若反相端电压高于同相端，则输出电压为0V。
3）两个输出电压再通过一个窗口比较器，若两个输出电压均为低电平，则输出Vo 一直保持高电平，输出为一条直线；若一个高电平、一个低电平就会相应的在输出端形成矩形脉冲信号。
二、各单元电路的设计方案及原理说明1、输入及逻辑信号识别电路如图2所示，Vi是输入的被测逻辑电平信号，输入电路是由电阻R1和R2组成，其作用是保证输入端悬空时，Vi既不是高电平，也不是低电平。
U1和U2组成的窗口比较器对输入信号进行检测识别，U1的反相端为高电平值电位参考端，其电压值由电阻R3和R4分压后获得，记为VH。
同理，U2的同相端为低电平值电位参考端，其值由R5和R6分压决定，记为VL。
比较器的同相输入端高于反相输入端电压时，比较器输出为高电平（5V），反之，则比较器输出为低电平（0V）。
在保证VH >VL的条件下，输入、输出状态有以下关系：见表1表1 输入、输出状态关系输入 U1（V A ） U2（V B ）Vi<V L <V H 低 高V L <Vi<V H 低 低Vi>V H >V L 高 低通过分析比较器的输出状态，就能够判断输入逻辑信号电平的高低。
被测逻辑电平信号高于高电位、低于低电位时音响发声；在高、低电位之间音响图2 输入及逻辑信号识别2、音响信号产生电路图3 音响信号产生电路如图3所示为音响信号产生电路原理图，主要由两个比较器U3和U4组成，根据前面对逻辑判断电路输出的研究，分3种情况介绍本电路的工作原理。
（1）当V A =V B =0V （均为低电平）时：由于稳态时，电容C1两端电压为0，并且此时V A 和V B 两输入端均为低电平，二极管D1和D2截止，电容C1没有充电回路，而U3的同相输入端为基准电压3.5V ，使得U3的同相端电位高于反相端电位，U3输出Vo 通过电阻R3按指数规律为电容C2充电，达到稳态时电容C2的电压为高电平，U4的同相端（5V ）高于反相端（3.5V ），虽然输出为高电平，但是由于D3的存在，电路的稳定状态不受影响。
故电路输出Vo 一直保持高电平。
（2）当V A =5V ，V B =0V 时：此时二极管D1导通，电容C1通过电阻R1充电，Vc1按指数规律逐渐升高，由于U3同相输入端电压为3.5V ，则在Vc1未达到3.5V 之前，U3输出端电压保持为高电平。
在Vc1升高到3.5V 后，U3的反相端电压高于同相端电压，U3输出电压由5V 跳变为0V ，使C2通过电阻R3和U3的输出电阻Ro3放电，Vc2由5V 逐渐下降，当Vc2下降到小于U4反相端电压（3.5V ）时，U4的输出电压跳变为0V ，二极管D3导通，C1通过D3和U4的输出电阻放电。
因为U4输出电阻很小，所以Vc1将迅速降到0V 左右，这导致U3反相端电压小于同相端电压，U3的输出电压又跳变到5V ，C1再一次充电，如此周而复始，就会在U3输出端形成矩形脉冲信号。
（3）当V A =0V ，V B =5V 时：此时电路的工作过程与V A =5V ，V B =0V 时相同，唯一区别在于D2导通时，V B 高电平通过R2向C1充电，所以C1的充电时间常数改变了，使得Vo 的周期会发生相应的变化。
3、音响驱动电路如图3所示，由于音响负载工作电压较低而且功率较小，因此对驱动三极管的耐压等条件要求不高，故选去9012作为驱动管，可完全满足电路要求。
图4 音响驱动电路4、参数计算、元器件选择（1）参数计算根据技术指标要求，输入电阻大于20 K Ω，并且输入悬空时，V i =1.6V （一般在V H =3.5V 和V L =0.8V 中间位置选取）。
因此V i =(R 2/(R 1+R 2))Vcc=1.6V R i = R 1R 2/(R 1+R 2)≧20K Ω 解得 R 1=70K Ω R 2=35K Ω根据分压公式得V H =(R 4/(R 3+R 4)) Vcc=3.5V R i = R 3 R 4/(R 3+R)4≧20K Ω 解得 R 3=150K Ω R 4=350K Ω 同理 V L =(R 6/(R 5+R 6)) Vcc=0.8V R i = R 5 R 6/(R 5+R 6)≧20K Ω 解得 R 5=210K Ω R 6=40K Ω 根据电容电压公式得Vc1（t ）=5(1-e1τt-) (t 1期间C 1充电)Vc2（t ）=5e2τt- （t 2期间C 2放电）其中 输出Vo 的周期T= t 1+ t 2t 1=-τ1ln0.3=1.2τ1t 2=-τ2ln0.7=0.36τ2 取τ2=R 9C 2=0.5ms则当C 2=0.01uf 时，R 9=τ2/C 2=0.5ms/0.01=50K Ω同时选取C1=0.1uf，由于技术指标要求，被测信号为高电平时，音响频率为1KHZ。
即T=t1 + t2=1.2 τ1+0.36 τ2=1/f=1ms代入τ2=0.5 ms，得，τ1= R7C1=0.68ms所以 R7=τ1/C1=6.8KΩ被测信号为低电平时，音响频率为800HZ同理，计算求得R8=8.9KΩ（2）元器件选择选取标称值，即元件库里所有的实际元件，按最接近的值选取。
即： R1=75KΩ， R2=30KΩR3=150KΩ， R4=350KΩR5=210KΩ， R6=40KΩR7=6.8KΩ， R8=8.9KΩR9=50KΩ， R10=5KΩR11=1KΩC1=0.1uf C2=0.01uf运算放大器：LM324 三极管：90125、整合电路图经过前面的分析，有各个模块框图可以画出整体的电路图，整合电路图如下图：图5 数字逻辑信号测试器的全图三、仿真调试过程及结果分析按照电路图连接仿真电路，如图6所示,由于在仿真过程中，观察到电容C1之充电不能放电，是因为比较电压过高，为此我在比较电压器加上了一个分压电路，可以保证C1能放电，同时有发现输出频率不满足要求，所以又把R7和R8的电阻值减小，就满足了频率在高电平是为1KHz，在低电平是为800Hz。