模拟电子技术课程设计报告设计课题: 数字电子钟的设计姓名:学院:专业: 电子信息工程班级:学号:指导教师:目录1．设计的任务与要求 (1)2.方案论证与选择 (1)3.单元电路的设计和元器件的选择 (5)3.1 六进制电路的设计 (6)3.2 十进制计数电路的设计 (6)3.3 六十进制计数电路的设计 (6)3.4双六十进制计数电路的设计 (7)3.5时间计数电路的设计 (8)3.6 校正电路的设计 (8)3.7 时钟电路的设计 (8)3.8 整点报时电路的设计 (9)3.9 主要元器件的选择 (10)4.系统电路总图及原理 (10)5.经验体会 (10)参考文献 (11)附录A：系统电路原理图 (12)附录B：元器件清单 (13)数字电子钟的设计1. 设计的任务与要求数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。

而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。

且由于数字钟包括组合逻辑电路和时叙电路。

通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

1.1设计指标1. 时间以12小时为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。

1.2 设计要求1. 画出电路原理图（或仿真电路图）；2. 元器件及参数选择；3. 编写设计报告写出设计的全过程，附上有关资料和图纸，有心得体会。

2. 方案论证与选择2.1 数字钟的系统方案数字钟实际上是一个对标准频率（1H Z）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1H Z时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

图1 数字电子钟方案框图2.2 晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768H Z的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用TTL门电路构成；另一类是通过CMOS非门构成的电路，本次设计采用了后一种。

如图（b）所示，由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻Ｒ为非门提供偏置，使电路工作于放大区域，即非１门的功能近似于一个高增益的反相放大器。

电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

图2 CMOS 晶体振荡器（仿真电路）2.3 时间计数电路一般采用十进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。

本次设计中选择74HC390。

由其内部逻辑框图(如图3)可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。

图3 74HC390内部功能图秒个位计数单元为十进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。

ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。

秒十位计数单元为六进制计数器，需要进制转换。

将十进制计数器转换为六进制计数器的电路连接方法如图4所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。

图4 十进制-六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰ相连。

Ａ时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为十二进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行十二进制转换。

利用１片74HC390实现十二进制计数功能的电路如图5所示。

图5 十二进制计数器电路另外，图5所示电路中，尚余－个二进制计数单元，正好可作为分频器2Ｈ输出信号转化为1ＨZ信号之用。

Z2.4 译码驱动及显示单元电路选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。

由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。

这里的LED数码管是采用共阴的方法连接的。

计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。

2.5 校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1H Z或2H Z（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。

当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。

实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS 触发器构成开关消抖动电路，所以整个较时电路就如图6。

图6 带有消抖电路的校正电路2.6 整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q Ｃ和Q Ａ 、个位的Q Ｄ和Q Ａ及秒计数器十位的Q Ｃ和Q Ａ相与，从而产生报时控制信号。

报时电路可选74HC30来构成。

74HC30为8输入与非门。

12345611128U174HC30DIO1IO2IO3IO4IO5IO6说明：当时间在59分50秒到59分59秒期间时分十位、分个 位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc 和QA ，个位的QD 和QA 及秒计数器十位的QC 和QA 相与，从而产生报时控制信号。

分计数器十位的Qc 和QA分计数器个位的QD 和QA秒计数器十位的QC 和QA5VVCCX14V_0.5W5VVCC 数字钟设计－整点报时电路部分图7 整点报时电路3. 单元电路的设计与元器件选择数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。

3.1 六进制电路的设计由74HC390、7400、数码管与4511组成，电路如图8。

U5SEVEN_SEG_COM_K将十进制计数器转换为图8 六进制电路六进制的连接方法3.2 十进制电路的设计由74HC390、7400、数码管与4511组成，电路如图9。

SEVEN_SEG_COM_K图9 十进制电路3.3 六十进制电路的设计由两个数码管、两4511、一个74HC390与一个7400芯片组成，电路如图10。

图10 六十进制电路3.4 双六十进制电路的设计由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc 相连，使其产生进位，电路图如图11。

U1A74HC00DU1B74HC00D U3A74HC390DU3B74HC390DU24511BDU54511BD5VVCCV1 100k Hz 5VU4SEVEN_SEG_COM_KU1C74HC00D U1D74HC00DU6SEVEN_SEG_COM_KU7SEVEN_SEG_COM_KU8A74HC390DU94511BDU10A74HC00DU11B74HC00D 5VVCCU12B74HC390D U134511BDU14SEVEN_SEG_COM_KU15C74HC00D U16D 74HC00D5VVCC图11 双六十进制电路3.5 时间计数电路的设计由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图12。

图12 时间计数电路3.6 校正电路的设计由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图13。

3.7 时钟电路的设计由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图14。

U174HC51D8611213910112345U2A74HC00D123U2B74HC00D456U2C74HC00D 9108U2D74HC00D121311U3A74HC00D123U3B74HC00D4565VVCCR310MohmR410MohmR210MohmR110MohmJ1Key = AJ2Key = BIO1IO2IO3IO4IO5IO6时计数器分计数器正常输入信号校正信号正常输入信号校正信号小时校正电路分钟校正电路分校正时锁定小时信号输入注意：分校时时，不会进位到小时。

数字钟设计－校时电路部分图中采用基本RS 触发器构成开关消抖动电路，其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。

图13 校正电路图14 时钟电路3.8 整点报时电路由74HC30D 和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图15。

5V数字钟设计－整点报时电路部分图15 整点报时电路3.9主要元器件的选择1．共阴八段数码管6个；2．CD4511集成块6块；3．CD4060集成块1块；4．74HC390集成块3块；5．74HC51集成块1块；6．74HC00集成块4块；7．74HC30集成块1块；4. 系统电路总图及原理将设计的各个单元电路进行级联，得到数字电子钟系统电路原理图见附录A。

5．经验体会通过这次对数字电子钟的设计作，让我了解了电路设计的基本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作。