2) 令RESET=0，74LS194恢复循环右移模式，进入第一条指令 的取指周期节拍时序。
注：跳出“断点”后，CPU进入HLT指令的后续下一条指令的取指周期。
实验步骤：
1） 编译如下页所示的机器语言源程序，生成HEX文件分别烧写 到单周期和多周期硬布线控制器版本的程序存储器PROGRAM 中（编译和烧写asm文件的方法参见“2.6存储器实验：ROM 批量导入数据”）
2) 手动按钮MANUAL_CLK一次，令CLK端上升沿跳变，节拍 {T1,T2,T3,T4}={1,0,0,0}。
3) 令RESET=0，74LS194恢复循环右移模式，进入第一条指令 的取指周期节拍时序。
重启过程（跳出HLT“断点”）：
1) 时钟CLK接在MANUAL_CLK端，令RESET=1，则#CLR=0，清零 微地址寄存器MA4~MA0和指令寄存器IR。此时，#HLT=1，且 74LS194状态{S0,S1}={1,1}，工作模式是送数。
M2
JMP1/JMP2/JMP3 JMP1/JMP2/JMP3 JMP1/JMP2/JMP3 JMP1/JMP2/JMP3
M3
JMP2/JMP3 JMP2/JMP3 JMP2/JMP3 JMP2/JMP3
M4
JMP3 JMP3 JMP3 JMP3
指令译码 电路
微操作信号 硬布线逻辑
（单周期） 时序发生器
【M1】 【M2】 【M3】 【M4】
单周期 硬布线控制器
状态机
【T1】源部件总线BUS 【T2】总线BUS目标部件
【M1】
【M2】
【M3】
【M4】
多周期 硬布线控制器
状态机
【T1】源部件总线BUS
【T2】总线BUS目标部件
Mealy状态机
单周期 硬布线控制器 状态机流程图
【M1】
【T1】PCAR,ROMBUS 【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
【M3】
【T1】 【T1】 【T2】 【T2】
【M3】
【M3】
【M3】
【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS
【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
【M4】
【T1】 【T1】 【T2】 【T2】
【M4】
【T1】 【T2】
【M4】
【M4】
【T1】PCAR,ROMBUS
【T2】BUSIR, PC+1
微操作信号 LDIR LDAR
PC_INC
M1 NOP/HLT/JMP1/JMP2/JMP3 NOP/HLT/JMP1/JMP2/JMP3 NOP/HLT/JMP1/JMP2/JMP3
NOP/HLT/JMP1/JMP2/JMP3
【M1】
【T1】PCAR,ROMBUS 【T2】BUSIR, PC+1
多周期 硬布线控制器 状态机流程图
NOP指令
P1( 0 0 I7 I6 I5 )
HLT指令 硬件停机
JMP1指令
JMP2指令
JMP3指令
【M2】
【M2】
【M2】
【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS
CPU的指令格式
NOP
0000
XX
XX
空指令：不执行任何操作
HLT
1110
XX
XX
“断点”：硬件停机
addr1
直接寻址： addr1 PC
JMP2
0100
XX
XX
addr1
间接寻址： [addr1] =addr2，addr2 PC
JMP3
0110
XX
XX
addr1
二次间址：[addr1]=addr2, [addr2]=addr3, addr3PC
解两者间的差异。
实验内容：
● 分别设计单周期和多周期硬布线版本的CPU，并比较两者 “状态机”的差异。两个版本的CPU在功能上完全兼容微程 序版本CPU（数据通路相同，指令集相同），仅用硬布线逻 辑取代微程序控制器，产生时序各阶段所需的微操作信号。
单周期硬布线控制器版本的CPU
多周期硬布线控制器版本的CPU
NOP指令
JMP1指令
P1( 0 0 I7 I6 I5 ) JMP2指令
HLT指令 硬件停机 JMP3指令
【M2】
【M2】
【M2】
【M2】
【T1】 【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS
【T2】 【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
计算机组成原理 实验系列
一、总线与寄存器
二、进位加法器
三、比较器（仲裁器）
四、计数器
五、运算器
六、存储器
七、时序发生器 八、微程序控制器 九、硬布线控制器
赖晓铮 博士 华南理工大学 laixz@ QQ: 68046508
（九）硬布线控制器 实验
实验目的：
● 掌握硬布线控制器的组成原理及设计方法。 ● 理解单周期和多周期硬布线控制器的“状态机”模型，了
【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
【M3】
【M3】
【T1】PCAR,ROMBUS 【T1】PCAR,ROMBUS
【T2】BUSIR, PC+1
【T2】BUSIR, PC+1
LDIR = #LDPC = M1
【M4】
【T1】PCAR,ROMBUS 【T2】BUSIR, PC+1
2） 分别在单周期硬布线控制器版本的CPU和多周期硬布线控制 器版本的CPU中，手动单步执行或自动执行上述机器语言程 序。观察每次单步执行或自动运行到“断点”处的寄存器 AR、IR、PC及总线BUS上的数据，对比单周期和多周期硬布 线控制器的程序运行效率差异。
汇编助记符
JMP1, 06H HLT
NOP/Addr
JMP3, [[0BH]]
NOP/Addr HLT
JMP2, [06H] HLT
LDAR = PC_INC = 1
#OE = 0
｛M1M｝时序：M=NOP·M1+JMP1·M2+JMP2·M3+JMP3·M4
（多周期） 时序发生器
指令译码电路 M硬布线逻辑 微操作信号 硬布线逻辑
初始化过程：
1) 时钟CLK接在MANUAL_CLK端，令RESET=1，则#CLR=0，清零 微地址寄存器MAx和指令寄存器IR。此时， #HLT=1 ，且 74LS194状态{S0,S1}={1,1}，工作模式是送数。