输入端悬空时，相当于输入低电平
输入端悬空时，输出应该是高阻态
三、题图09A3(a)是用双单稳集成芯片SN74LS123组成的振荡电路，已知各 单稳电路的输出脉冲宽度顺序为8mS、4mS和4mS，在题图09A3(b)中画出Q1、 Q2和Q3的对应波形。（注意波形的宽度要按时间比例画。）（本题共15分）
(Q4Q3Q2Q1)n
11 1 0 1101 1011 0110 1100 1001 0010 0100 10 0 0
D1 = Q3 Q2 Q1 + Q4 Q3Q1 + Q4Q3Q2 + Q00 004Q01311Q1
01 1 1
(Q4Q3Q2Q1)n+1 D1
11 0 1
1
1011
1
0110
0
1100
9
0110 0111 0101 0100 1100 1000
这样0和9的编码0000，1000也只 差一位不同，因此称为单位间距 BCD码。
二、题图09A2是集成八路达林顿大电流驱动器ULN2804A芯片中的一个驱 动器电路图。回答下列问题。（本题共10分）
1．画出代表该电路的逻辑符号（本小题4分）； 2．并说明该电路在输入端悬空时，相当于入端悬空时，输出应该是什么状态（本小题3分）？
(Q4Q3Q2Q1)n+1 D1
11 0 1
1
1011
1
0110
0
1100
0
1001
1
0010
0
0100
0
1000
0
00 0 1
1
0011
1
0111
1
11 1 0
0
0000，0101，1010，1111
七、设计一个序列码发生器，产生序列信号111011001000、111011001000、…， 用D触发器加入若干逻辑门设计。（本题共20分）
J2K2 J1K1 J0K0
01 00 10 00 10 10 10 00 01 00 10 01 01 00 01 00 01 01 10 00 10 00 01 10
(Q2Q1Q0)n +1 00 1 011 11 0 010 00 0 100 11 1 101
七、设计一个序列码发生器，产生序列信号111011001000、111011001000、…， 用D触发器加入若干逻辑门设计。（本题共20分）
1．总容量为（64k字）65536字×8位； 2．8255所占用的地址空间为5800H~5FFFH。
五、以ROM形式存在的逻辑函数Y如题图09A5(a)所，写出逻辑式，降维后用 题图09A5 (b)所示的SN74LS151实现。（可加一个反相器取得反变量。）（本题 共15分）
Y =∑m(0,1,4,5,6,7,8,9,15)
111011001000、111011001000
1110 1101 1011 0110
1100 1001
0010
无重复码元
0100
1000 000、1 00、11
0、111
(Q4Q3Q2Q1)n
11 1 0 1101 1011 0110 1100 1001 0010 0100 10 0 0 0001 0011 01 1 1
0
1001
1
0010
0
0100
0
1000
0
00 0 1
1
0011
1
0111
1
11 1 0
0
0000，0101，1010，1111
七、设计一个序列码发生器，产生序列信号111011001000、111011001000、…， 用D触发器加入若干逻辑门设计。（本题共20分）
D1 = Q3 Q2Q1 + Q4Q3Q1 + Q4Q3Q2 + Q4Q3Q1
四、一个系统所用的MCU有16条地址线A0~A15，8条数据线D0~D8，外部设 备和外存储器的读写操作相同（注：即共同使用一个地址空间，容量用？字×？ 位表示，地址空间上下界限用十六进制数表示。）（本题共15分）
1．该地址空间总容量共有多少？（本小题5分） 2．地址分配如题图09A 4所示，计算8255所占用的地址空间。（本小题10分）
六、时序逻辑电路如题图09A6所 示，分析该电路，画出其全状态图。 （本题共15分）
求出激励方程
J0 = Q2 ⊕ Q1 K0 = Q2 ⊕Q1
J1 = Q2 Q0
K1 = Q2 Q0
J2 = Q1 Q0
K2 = Q1 Q0
(Q2Q1Q0)n 00 0 001 01 0 011 10 0 101 11 0 111
2008～2009学年第二学期期末 考试《数字逻辑电路》
一、题表09A1是单位间距BCD码与其所对应的十进制数对照表，画出K图 说明单位间距BCD码与Gray码的关系。（提示：将十进制数代码填入K图） （本题共10分）
十进制
单位间距 BCD码
0
1
2
0000 0001 0011
3 0010
4
5
6
7
8