Y1
Y2
Y3
Y4
Y5
Y6
Y7
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
0
1
1
1
1
1
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
0
0
1
1
1
1
0
1
1
1
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
0
1
1
1
1
1
1
1
1
1
1
0
四、实验体会
通过此次试验，我对编码器和译码器的工作原理和应用有了更进一步的了解和掌握。同时对Multisim软件的使用更加熟练了。
1．利用逻辑转换仪对已知逻辑电路进行分析。
（1）按图1-1连接电路。
图1-1 待分析的逻辑电路
（2）通过逻辑转换仪，得到下图1-2所示结果。
由图可看到，所得表达式为：输出为Y，
图1-5 经分析得到的真值表和表达式
（3）分析电路。观察真值表，我们发现：当输入变量A、B、C、D中1的个数为奇数时，输出为0；当其为偶数时，输出为1。因此，我们说，这是一个四输入的奇偶校验电路。
译码即是编码的逆过程，即将输入的每个二进制代码赋予的含意“翻译”过来，给出相应的输出信号。能够完成译码功能的电路叫做译码器。74LS138是一种3线—8线译码器，如下图所示。该译码器输入高电平有效，输出低电平有效。
图2-1 编码器74LS148D和译码器74LS138D
三、实验电路及步骤
1．8--3线优先编码器具体电路如图2-2所示
（2）切换3个单刀双掷开关（A0—A2）进行仿真实验，得到表2-2所示结果。
其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该译码器输入为高电平有效、输出为低电平有效。
输入端
输出端
G1
G2A
G2B
A2
A1
A0
Y0
（1）按图2-2所示电路连好线路。
利用9个单刀双掷开关（J0——J8）切换8位信号输入端和选通输入端（~E1）输入的高低电平状态。利用5个探测器（x1——x5）观察3位信号输出端、选通输出端、优先标志端输出信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。
图2-2 8-3线有限编码器仿真电路
（4）消除方法。
和实验1中方法相似，因为从理论上分析，该电路的输出应当恒为“0”，故而可增加一相与相，以改进电路，即Y=A·A’·0。应该来说，这个电路也只是为了说明“1”型冒险而设计的，实际中不会只有一个变量，因而相与项可用其余的变量来组合完成，同样不会让一个输出结果和“0”相与。
3．多输入信号同时变化时产生的冒险电路仿真实验
（3）该逻辑电路的输出逻辑表达式为Y=AB+A’C，显然，当B=C=1时，输出即变为了Y=A+A’，这正是我们前面讨论的“0”型冒险电路，这是从理论上分析的。实验的结果也说明了这个问题：在输入脉冲的每一个下降沿处，输出均有一个负的窄脉冲，这也正与分实验1中所得的输出结果是一致的。
图3-7 图3-5所示电路的输处波形
（1）按图2-3所示电路进行接线。
利用3个单刀双掷开关（J1——J3）切换二路输入端输入的高低电平状态。利用8个探测器（x0——x7）观察8路输出端以信号的高低电平状态（探测器亮表示输出高电平“1”，灭表示输出低电平“0”）。使能端G1接高电平，G2A接低电平，G2B接低电平
图2-3 3—08线译码器仿真电路
四、思考题
1．设计一个4人表决器。即如果3人或3人以上同意，则通过；反之，则被否决。用与非门实现。
答：根据分析得到真值表如图1-6，并得到表达式。
图1-6经分析得到的真值表和表达式
生成的信号电路为下图1-7.
图1-7 生成的4人表决器电路
2．利用逻辑转换仪对图1-8所示逻辑电路进行分析。
图1-8 待分析的逻辑电路
利用卡诺图可以判断组合逻辑电路是否可能存在竞争冒险现象。先作出对应逻辑电路的卡诺图，若卡诺图中填“1”的小格子所形成的卡诺图中有两个相邻的圈相切，则该电路存在竞争冒险的可能性。
显然，由竞争进而导致冒险的出现是我们所不希望看到的，因为冒险会产生输出的错误动作，所以，必须杜绝竞争冒险现象的产生。常用的消除竞争冒险的方法有下面四种：加取样脉冲；修改逻辑设计，增加冗余项；在输出端接滤波电容；加封锁脉冲等。
（2）切换9个单刀（J1-J8）进行仿真实验，将结果填入表2-1中。
其中：输入端中的“1”表示接高电平，“0”表示接低电平，“╳”表示接高、低电平均可。输出端中的“1”表示探测器灯亮，“0”表示探测器灯灭。该编码器输入、输出均是低电平有效。
输入端
输出端
~EI
பைடு நூலகம்Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0
A2
A1
A0
实验三竞争冒险电路仿真实验实验
一、实验目的
1．掌握组合逻辑电路产生竞争冒险的原因；
2．学会判断竞争冒险是否可能存在的方法；
3．了解常用消除竞争冒险的方法。
二、实验原理
当一个逻辑门的两个输入端的信号同时向相反的方向变化，而变化的时间有差异的现象，称为竞争。在组合逻辑电路中，门电路存在有传输延时时间和信号状态变化的速度不一致等原因，因而导致信号的变化出现快慢的差异。由竞争而可能产生输出干扰脉冲的现象，称为冒险。所以，有竞争不一定有冒险，但有冒险就一定有竞争。
对于组合逻辑电路的设计，一般遵循下面原则，由所给题目抽象出便于分析设计的问题，通过这些问题，分析推导出真值表，由此归纳出其逻辑表达式，再对其化简变换，最终得到所需逻辑图，完成了组合逻辑电路的设计过程。
逻辑转换仪是在Multisim软件中常用的数字逻辑电路设计和分析的仪器，使用方便、简洁。
三、实验电路及步骤
数字电子技术仿真
实验报告
班级：
姓名：
学号：
实验一 组合逻辑电路设计与分析
一、实验目的
1．掌握组合逻辑电路的特点；
2．利用逻辑转换仪对组合逻辑电路进行分析与设计。
二、实验原理
组合逻辑电路是一种重要的、也是基本的数字逻辑电路，其特点是：任意时刻电路的输出仅取决于同一时刻输入信号的取值组合。
对于给定的逻辑电路图，我们可以先由此推导出逻辑表达式，化简后，由所得最简表达式列出真值表，在此基础上分析确定电路的功能，这也即是逻辑电路的分析过程。
GS
EO
1
╳
╳
╳
╳
╳
╳
╳
╳
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
╳
1
1
0
0
1
0
1
1
1
1
1
0
╳
╳
1
0
1
0
1
0
1
1
1
1
0
╳
╳
╳
1
0
0
0
1
0
1
1
1
0
╳
╳
╳
╳
0
1
1
0
1
0
1
1
0
╳
╳
╳
╳
╳
0
1
0
0
1
0
1
0
╳
╳
╳
╳
╳
╳
0
0
1
0
1
0
0
╳
╳
╳
╳
╳
╳
╳
0
0
0
0
1
2．3—8线译码器实验步骤
（2）进行实验仿真，并记录结果如图3-4所示。
图3-4 图3-3电路的输入输出波形图
（3）从图3-4中示波器上的输出波形，我们可以看到，在输入脉冲源的每一个上升沿处，输出都有一个尖脉冲。现分析其原因如下，该电路的逻辑功能可表示为Y=A·A’=0，这也只是从逻辑功能上来判断。但是，实际中的A’是输入通过一个非门后实现的，而每一个实际的逻辑门在传输时都会存在一定的延时，所以，当A由“0”变为“1”时，A’由于变化滞后而仍保持一小段时间的“1”，这样在这一小段时间里，输出出现了一个不应当出现的“1”（即高电平、正窄脉冲），此亦常说的“1”型冒险。
2．掌握编码器、译码器的常见应用。
二、实验原理
所谓编码，是指在选定的一系列二进制数码中，赋予每个二进制数码以某一固定含意，来表示一个数，或是一条指令等信息。例如，用二进制数表示十进制数叫作二——十进制编码。具体有8421BCD码、5421BCD码、余3码等码制。