EXIT
或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接
EXIT
[例] 欲用下列电路实现非运算，试改错。 (ROFF 700 ，RON 2.1 k)
EXIT
解：
Y=1
Y=0
OC 门输出 端需外接 上拉电阻
RC
5.1kΩ
510Ω
RI > RON ，相应输入 RI < ROFF ，相应 端为高电平。 输入端为低电平。
(二)三态输出门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。 当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态； 当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。 只有当使能信号 EN = 0 时才允许三态 门工作，故称 EN 低电平有效。 EXIT
EXIT
小
结
•TTL门电路（与非门）
•其他功能的TTL门电路 O C门：集电极开路门
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项 EXIT
EXIT
CC74 系列
民品
按工作温度不同分为
高 速 CMOS 系 列
按电源电压不同分为
CC54HC / 74HC 系列
CC54 系列
军品
VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V
CC54HC T/ 74HCT 系列
EXIT
(二)CMOS 集成逻辑门使用要点
A EN
A B EN A B EN
Y
Y
EN
三态非门 （0 控制有效）
三态与非门 （1 控制有效） 三态与非门 （0 控制有效）
Y =
A （EN= 0 时） 高阻 （EN= 1 时）
&
EN
AB （EN=1 时） Y = 高阻 （EN= 0 时） AB （EN=0 时） Y = 高阻 （EN= 1 时） EXIT

OC门
EXIT
(二)TTL 与非门的工作原理
输入端有一个或数个为低电平时，输出高电平。 输入均为高电平时，输出低电平 即有0出1 ，全EXIT
2.
应用
(1) 实现线与 两个或多个 OC 门的输出端直接相连， 相当于将这些输出信号相与，称为线与。
输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。
EXIT
4. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 ~ 10 k 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平， 做实验时与门和与非门等的多余输入端可悬空， 但使用中多余输入端一般不悬空，以防止干扰。
(2)输出端的连接 开路门的输出端可并联使用实现线与，还可用来驱动需 要一定功率的负载。 三态输出门的输出端也可并联，用来实现总线结构， 但三态输出门必须分时使能。使用三态门时，需注 意使能端的有效电平。
普通门(具有推拉式输出结构)的输出端不 允许直接并联实现线与。
EXIT
(3) 闲置输入端的处理
1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. 闲置输入端的处理
不允许悬空。
可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 EXIT
3.5
集成逻辑门电路的应用
学习要求：
了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。
EXIT
TTL和COMS电路比较：
1）TTL电路是电流控制器件，而COMS电路是电压控 制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)， 但是功耗大。 COMS电路的速度慢，传输延迟时间长(25-50ns), 但功耗低。 COMS电路本身的功耗与输入信号的脉冲 频率有关，频率越高，芯片集越热，这是 正常现象。
EXIT
三、集成逻辑门电路应用举例
[例] 试改正下图电路的错误，使其正常工作。
CMOS 门
悬空 悬空
TTL 门
≥
OD 门
&
EN
(a) 解： CMOS 门
(b) TTL 门
(c) VDD OD 门
(d)
VDD
Ya = AB Yb = A + B
Yc = A
A EN = 1 时 Y d= B EN = 0 时
CT74LS00管脚图和实物图
该集成块中有 四个独立的与 非门，每个门 的输入端为2 个，所以称为 四-二输入
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理 功 能
OC门具有与非逻 常用的有集电极开路与非门、三态门、或非门、与 即 Open collector gate ，简称 OC 门。 辑功能，其逻辑表达 或非门和异或门等。它们都是在与非门基础上发展出来 VC 可以等于 VCC。 Y A B C 式为 的，TTL 与非门的上述特性对这些门电路大多适用。 也可不等于 VCC 使用时需外接 上拉电阻 RL
通常用功耗 - 延迟积来综合评价门电路性能。 CT74LS 系列功耗-延迟积很小、性能优越、 品种多、价格便宜，实用中多选用之。 ALSTTL 系列性能更优于 LSTTL， 但品种少、价格较高。
EXIT
CMOS 数字集成电路主要有 CMOS4000 系列 和HCMOS 系列。CMOS4000 系列工作速度低， 负载能力差，但功耗极低、抗干扰能力强，电 源电压范围宽，因此，在工作频率不高的情况 下应用很多。CC74HC 和 CC74HCT 两个系 列的工作频率和负载能力都已达到 TTL 集成 电路 CT74LS的水平，但功耗、抗干扰能力和 对电源电压变化的适应性等比 CT74LS 更优越。 因此，CMOS 电路在数字集成电路中，特别是 大规模集成电路应用更广泛，已成为数字集成 电路的发展方向。
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。
高速CMOS 系列 (又称 HCMOS 系列)
功耗极低、抗干扰能力强；电 源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。
&
EN
Y
2. 三态门的应用
三态门在计算机总线结构中有着广泛的应用。 同一条线上分时传送数 （a）组成单向总线——实现信号的分时单向传送。 据，其连线方式称为 “总线结构”。 总线
A1 B1 EN1 A2 B2 EN2 A3 B3 EN3 & EN & EN & EN G3
说明：任何时刻 EN1、EN2、EN3 中只 能有一个为有效电平，使相应三态门工作， 而其他三态输出门处于高阻状态，从而实现 了总线的复用。
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
使能端的两种控制方式 使能端低电平有效
使能端高电平有效
EN
功能表 EN Y 0 AB 1 Z
功能表 EN Y 1 AB 0 Z
EN 即 Enable EXIT
3、常用三态门的图形符号和输出逻辑表达式
逻辑符号 A EN
1
名 Y
称 Y =
输出表达式
EN
1
三态非门 （1 控制有效）
A
（EN=1 时）
高阻 （EN=0 时）
Y
Y AB CD AB CD 相当于与门作用。 因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换 TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
EXIT
本章小结
门电路是组成数字电路的基本单元之一，最基
本的逻辑门电路有与门、或门和非门。实用中 通常采用集成门电路，常用的有与非门、或非 门、与或非门、异或门、输出开路门、三态门 和 CMOS 传输门等。门电路的学习重点是常 用集成门的逻辑功能、外特性和应用方法。
EXIT
TTL 数字集成电路主要有 CT74 标准系列、 CT74L 低功耗系列、CT74H 高速系列、 CT74S 肖特基系列、CT74LS 低功耗肖特基 系列、CT74AS 先进肖特基系列和 CT74ALS 先进低功耗肖特基系列。其中，CT74L 系列 功耗最小，CT74AS 系列工作频率最高。
CMOS 电路多余输 多余输入端接正电源 入端与有用 与门和与非门 或与有用输入端并接 输入端的并 接仅适用于 多余输入端接地或 或门和或非门 工作频率很 与有用输入端并接 低的场合。 TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。