课程名称：数字逻辑电路设计实践实验名称：组合逻辑电路设计时序逻辑电路1、实验目的1. 掌握时序逻辑电路的一般设计过程；2. 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；3. 掌握时序逻辑电路的基本调试方法；4. 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。
2、 实验原理 详见书103～1473、实验内容1. 广告流水灯a. 实验要求用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED 组成，工作时始终为1暗7亮，且这一个暗灯循环右移。
1 写出设计过程，画出设计的逻辑电路图，按图搭接电路。
1）状态转换图： 现态 次态 Q2(n) Q1(n) Q0(n) Q2(n+1) Q1(n+1) Q0(n+1) 0 0 0 0 01 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1112)建立卡诺图：001 010 100 011 101 1100001111!1210n n n Q Q Q +++有上表得：Q 0n 1=Q 0n 0100 01 11 10 2nQ 10n nQ QQ 1n 1=Q 0n ⊕Q 1nQ 2n 1=Q 0n Q 1n ⊕Q 2n =Q 0n Q 1n ⊕Q 2n 因此，需要三个D 触发器来实现时序电路，三个D 触发器分别对应Q0、Q1、Q2 通过一片74LS138 3-8线译码器将Q2Q1Q0所对应的二进制码输出转化为相应的0~7号LED 灯的输入电平。
2 将单脉冲加到系统时钟端，静态验证实验电路。
3 将TTL 连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK 、触发器的输出端Q2、Q1、Q0和8个LED 上的波形。
b ． 实验数据 ① 设计电路。
U1A74ALS74AN1D21Q5~1Q6~1CLR11CLK 3~1PR4U2A 74ALS74AN1D21Q5~1Q6~1CLR 11CLK 3~1PR4U3B74ALS74AN1D21Q5~1Q6~1CLR11CLK 3~1PR4U4A74ALS86NU5B74ALS86NU6A74LS04NU7A74LS00N VCC5V14578U974LS138NY015Y114Y213Y312Y411Y510Y69Y77A 1B 2C 3G16~G2A 4~G2B5623VCC VCC 5VVCCLED② 静态验证 （自拟表格）将3-8译码器的15Y ~0Y 输出端，从左到右依次接测试箱上的8个LED 灯80~L L ，3个D 触发器共同接箱上经消抖处理的当脉冲信号（上升沿触发）。
依次按动单脉冲按钮，得以下结果。
见表1.表1.广告流水灯静态验证结果次序 L8 L7 L6 L5 L4 L3 L2 L1 1 暗 亮 亮 亮 亮 亮 亮 亮 2 亮 暗 亮 亮 亮 亮 亮 亮 3 亮 亮 暗 亮 亮 亮 亮 亮 4 亮 亮 亮 暗 亮 亮 亮 亮 5 亮 亮 亮 亮 暗 亮 亮 亮 6亮亮亮亮亮暗亮亮7 亮 亮 亮 亮 亮 亮 暗 亮 8 亮 亮 亮 亮 亮 亮 亮 暗 9 暗亮亮亮亮亮亮亮分析：可见暗灯从左往右按顺序移动，并且到最右端会返回到最左端循环移动。
说明3-8译码器的15Y ~0Y 输出端依次为低电平有效，说明电路中3个D 触发器的确实现了模8循环计数功能，说明实验成功。
③ 动态验证 波形记录：其中D1~D8为译码器输出到发光二极管的信号，D9为时钟；D10~D12为译码器输入信号；2. 序列发生器a. 实验要求分别用MSI 计数器和移位寄存器设计一个具有自启动功能的01001序列信号发生器。
① 写出设计过程，画出电路逻辑图。
1）计数器实现采用的是方法是计数器结合译码器：首先是用74161实现模五功能，采用的是输出0100时同步置数，回到0000状态。
译码器部分则是将模五计数器输出低三位作为译码器输入，由于译码器输出是低电平有效，因此将Y1‘，Y4'通过与非门输出，作为信号发生器。
2）移位寄存器实现: 考虑自启动功能华后，列出状态转移表:为了简化实验电路图，在无效状态时将S1，D 0状态设为表中值：（以QA 为序列信号发出端）顺序 Q CQ BQ AD 0S1功能 有 效 状 态1 1 0 1 0右移 1 1 0 1 0右移 2 0 10 0 右移 3 1 0 0 1 0 右移 40 0 1 0 1 置数 无 效 状 态5 1 1 1 0 0 右移 60 0 0 1 0 置数 7 011右移建立卡诺图： D:1 0 0 1 11得逻辑表达式为：C AD Q QS1:1 1 0 0 0 0 0 00 100 01 11 10 CQB AQ Q 01 00 01 11 10 CQ B AQ Q根据S1和C B A Q Q Q 、、关系容易得到：1B CS Q Q② 搭接电路，并用单脉冲静态验证实验结果。
③ 加入TTL 连续脉冲，用双踪示波器和逻辑分析仪观察并记录时钟脉冲CLK 、序列输出端的波形。
实验数据① 设计电路。
１）MSI 计数器电路图：(改进）U174LS161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2U274LS138NY015Y114Y213Y312Y411Y510Y69Y77A 1B 2C 3G16~G2A 4~G2B5sA74LS20N2U4A 74LS04N34567VCC5VVCC D1２）移位寄存器设计：U174LS194DA 3B 4C 5D 6SL 7QA 15QB 14QC 13QD12SR 2~CLR 1S09S110CLK11VCC5VVCC U2A 74LS00D U3A74LS00DU4A74LS04N U5B 74LS04NU6C 74LS04NU7B 74LS04NU8A74LS04N 2456783910XFG1Agilent111D② 静态验证 （自拟表格） 分析：其中Q1为信号输出，D表示移位的输入信号③动态验证波形记录：其中D11为序列发生器；D15为扫描信号3.分频器a.实验要求设计一个分频器。
要求将频率为32768Hz的方波信号变成32.768Hz的方波信号，其中32768Hz的方波信号需要自己通过电路产生。
① 根据实验要求，拟出设计方案。
分频器的设计思路是基于计数器实现的，本题要求分频系数为1000，因此采用需要设计一个模1000的计数器。
方案1：分别用74LS161设计三个模10的计数器，并将其级联（进位信号控制使能端）。
但是由于此时其占空比为1／1000，用GW2000不易观察到脉冲波形，所以改用方案2。
方案2：仍采用三个模10级联而成，但此时模10计数器是通过74LS161产生的模5计数器与D —S 触发器级联产生的，因此三个模10计数器级联以后，每个模10计数器输出都是占空比为50%,易观察。
设计电路图如下：② 根据设计方案选择器件，并查阅所用器件的功能表和引脚图。
③ 写出设计过程，画出电路逻辑图和实验接线图并标出引脚号。
④ 用逻辑分析仪观察时钟脉冲CLK 和各计数器输出端的波形。
⑤ 用逻辑分析仪对时钟脉冲CLK 和各计数器输出端的信号做状态分析。
b. 实验数据 ① 设计电路。
U574LS161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2VCC5VU6A 74LS04NU7A74LS74N1D21Q5~1Q6~1CLR 11CLK3~1PR 431VCC 2U174LS161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2VCC5VU2A 74LS04NU3A74LS74N1D21Q5~1Q6~1CLR 11CLK 3~1PR 46VCC 054U474LS161NQA 14QB 13QC 12QD 11RCO15A 3B 4C 5D 6ENP 7ENT 10~LOAD 9~CLR 1CLK2VCC5VU8A 74LS04NU9A74LS74N1D21Q5~1Q6~1CLR 11CLK 3~1PR49VCC 0871011121/1000② 静态验证（自拟表格）顺序DCBARCO0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 91110 1 0 1 0 011 1 0 1 1 012 1 1 0 0 013 1 1 0 1 014 1 1 1 0 015 1 1 1 1 1分析：灰色部分为我们采用的实现模五功能的部分③动态验证波形记录：上图分别实现模100与模1000；状态分析：略4.行列式键盘识别电路a.实验要求设计一个电路，当按下4×4矩阵键盘中的任何一个键时，在数码管上显示相应的键值。
其中键码可通过ROM查表的方式来实现，数码管可选择是BCD输入还是七段输入，实验箱上的4×4键盘上拉电阻已经在内部连接好。
①根据实验要求，拟出设计方案。
②根据设计方案选择器件，并查阅所用器件的功能表和引脚图。
③写出设计过程，画出电路逻辑图和实验接线图并标出引脚号。
1）功能分析：本题可分为三个模块：扫描电路，消抖电路，寄存器2）模块实现：A)消抖电路：采用一个D触发器，加100Hz的时钟信号。
D触发器的输出控制的寄存器的置数功能和扫描电路的扫描功能。
当有键按下时，触发器控制扫描电路停止扫描，控制寄存器保存信号。
B)寄存器：采用两个74LS161实现C)扫描信号电路：要实现0111，1011，1101，1110的循环扫描，采用移位寄存器实现，考虑其自启动功能，1）其转态转移图如下：ROM 表如下：根据状态图再划出真值表就可以得到状态方程：0012Q Q Q Q (A7~A4对应键盘上row1~row4; A3~A0对应键盘上的col1~col4 ) A A 7 A A 6 A A 5 A A 4 A A 3 A A 2 A A 1 A A 0 I/O I/O3~I/O0 2位十六进制表示 3 2 11 10 00 11 11 1 0 1 1 0 10 10 0 00 00 00 00 11 11 1 1 1 0 0 10 1 0 0 00 01 01 00 11 11 1 1 1 1 0 00 10 0 01 00 02 00 11 11 1 1 1 1 0 10 00 0 01 01 03 01 10 11 1 0 1 1 0 10 10 1 00 00 04 01 10 11 1 1 1 0 0 10 10 1 00 01 05 011011111 10 0 0 11010611110110 01111101 0101 1010 01001011 1000 00101001 0011110011100000 1000 000101 10 11 1 1 1 1 0 1 0 0 0 1 01 01 07 01 11 10 1 0 1 1 0 1 0 1 1 0 00 00 08 01 11 10 1 1 1 0 0 1 0 1 1 0 00 01 09 01 11 10 1 1 1 1 0 0 0 1 1 0 01 00 0A 01 11 10 1 1 1 1 0 1 0 0 1 0 01 01 0B 01 11 11 0 0 1 1 0 1 0 1 1 1 00 00 0C 01 11 11 0 1 1 0 0 1 0 1 1 1 00 01 0D 01 11 11 0 1 1 1 0 0 0 1 1 1 01 00 0E 01111111 10 10 0110110F④ 用逻辑分析仪观察时钟脉冲CLK 和各计数器输出端的波形。