计算机组成原理补充题
判断题
1．磁盘存储中如果文件长度超过磁道容量，会将其放在同一个记录面上。
2．随机存储存储器的访问时间与存储位置有关。
3．微程序控制器中，一条机器指令对应于一个微程序。
4．任何指令的执行可以由硬件来实现，也可以由软件来完成。
5．通常多级中断系统可实现中断嵌套。
6. RR、RS及SS型指令中，RR型指令的执行速度最慢。
补：7. 通常单级中断系统可实现中断嵌套。
8. RR、RS及SS型指令中，SS型指令的执行速度最慢
9.单管DRAM必须不断刷新是因为其为破坏性读出。
10.磁盘的读出过程是一个磁——电变换。
11.寄存器的间接寻址中，操作数存放在内存的相应单元中。
12.并行技术之所以能提升效率是因期许自身的物理性能得到了改善。
13.流水CPU一定是RISC机器。
14.半导体存储器均为易失性存储器。
15.寄存器间接寻址中，操作数存放在内存的相应单元中。
1.×
2.×
3. √
4.√
5.√
6.×
7.×
8.√
9.× 10.√ 11.× 12.× 13.×14.×15.×
填空题
1.流水CPU中可能造成“断流”的主要原因是存在数据相关、资源相关和控制相关。
2．双端口存储器和多模块交叉存储器均为并行存储器结构，前者采用空间并行技术，后者采用时间并行技术。
3.集中式仲裁通常可采用优先（级）策略或公平策略选择下一个总线主设备。
4.CPU从主存取出一条指令并执行该指令的时间叫指令周期，它通常包含若干个机器周期。
而后者又包含又若干个时钟周期（节拍脉冲）。
5．冯.诺依曼型计算机的工作原理为：存储程序并按地址顺序执行。
6．指令的寻址方式包括顺序寻址和跳跃寻址两种方式。
7．计算机通常使用程序计数器来指定指令的地址。
8．建立Cache的理论依据是程序访问的局部性。
9．磁盘上访问信息的最小物理单位是扇区。
10.计算机系统是由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成。
补：11.RSIC的三个基本要素：一个有限的简单的指令集、CPU配备大量的通用寄存器、强调对指令流水线的优化。
12.在定点二进制运算器中，减法运算一般用补码运算的二进制加法器。
13.-1的补码用8位二进制表示为1111111。
14.DMA的传送方式停止CPU访问、周期挪用、DMA与CPU交替访问。
15.保存当前正在执行的指令的寄存器IR（指令寄存器）；
指示下一条指令地址的寄存器PC（程序计数器）；
保存当前正在执行的指令地址AR（地址寄存器）；
算术逻辑运算结果通常放在DR（数据寄存器）和通用寄存器。
16.某机字长32位，存储容量1MB，按字节编址，它的寻址范围是0-256K。
单选题
1．中断处理过程中，由硬件完成的操作是。
A．关中断B．开中断 C．保存CPU现场D．恢复CPU现场
2．由四片74181ALU构成的十六位运算器，具有如下进位传递功能：。
A．行波进位 B．片内先行进位，片间行波进位
C．片内行波进位，片间先行进位 D．片内先行进位，片间先行进位
3．就取得操作数的速度而言，下列寻址方式中速度最快的是。
A．直接寻址 B．相对寻址 C．立即寻址 D．间接寻址
4．某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间分别为90ns、80ns、70ns 和60ns，若各段的缓存时间为10ns，则该计算机的时钟周期至少是______。
A．90ns B． 60ns C．70ns D．100ns
5.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现用2K*8位ROM 芯片和4K*4位的RAM芯片来设计，问所需的ROM与RAM芯片的片数分别是______。
A． 1、15 B．2、30 C．2、15 D．1、30
补：6.计算机操作的最小单位时间是______。
A．时钟周期； B．指令周期； C．存储周期； D．中断周期。
7.在计算机中存储器指令及微程序的控制存储器隶属于_____。
A．外存B．高速缓存C．内存储器D．CPU
8.指令系统中采用不同寻址方式的主要目的是。
A．实现存储程序和程序控制B．缩短指令长度，扩大寻址空间，提高编程灵活性
C．可以最快访问外存D．提高扩展操作码的可能并降低指令译码难度
9.单级中断系统中，CPU一旦响应中断，立即关闭标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A．中断允许 B．中断请求 C．中断屏蔽 D．DMA请求
10.在微程序控制器中，机器指令和微指令的关系是。
A.每一条机器指令由一条微指令来执行 B．一条微指令由若干条机器指令组成
C.每一条机器指令由一段用微指令组成的微程序来解释执行D．一段微程序由一条机器指令来执行
11.以下有关机器周期说法正确的是_____。
A.指令周期等于机器周期 B指令周期小于机器周期
C指令周期大于机器周期 D指令周期是机器周期的两倍
12.双端口存储器在__ ____情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同
B. 左端口与右端口的地址码相同
C. 左端口与右端口的数据码不同
D. 左端口与右端口的数据码相同
1.A
2.B
3.C
4.D
5.B
6.A
7.D
8.B
9.C 10.C 11.A 12.B
分析计算题
1.已知x=0.11011，y=－0.10001，用变形补码计算x+y，并指出结果是否溢出。
解：取补：[X]补=00.11011，[Y]补=11.01111 [-Y]补=00.10001
[X+Y]补=[X]补+[-Y]补=(1)00.01010，无溢出。
2. 说明以下组指令分别存在哪种类型的数据相关？
I3 LAD R1，MEM ；MEM→R1，MEM是存储单元
I4 ADD R1，R2 ；（R1）+（R2）→R1
3.参考下图所示的二维中断系统（IM=1为屏蔽）。
问：
（1）CPU执行设备E时，IM2，IM1，IM0的状态是什么？
（2）说明二维中断系统中不同优先级之间和同一优先级内部分别采用什么中断请求与响应方式。
(3) 如果图示优先级颠倒，变为2级最低，0级最高，CPU执行设备E时，IM2，IM1，IM0的状态是什么？
4.设某计算机系统存储容量为64M，字长为64位，模块数m=4，分别用顺序和交叉方式进行组
织。
存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。
求：CPU从存储器取4个字时，顺序存储器和交叉存储器的带宽各是多少？P88
5.已知Cache存贮周期40ns,主存存贮周期200ns,Cache/主存系统平均访问时间为50ns,求
Cache的命中率是多少
6.现有一个4级流水浮点加法器有求阶差、对阶、尾数加和规格化4段，共有10组浮点数连续
输入此流水线，假设时钟周期为100ns。
（1）画出流水处理时空图。
（2）求流水线的加速比。
综合题
1、已知某机采用微程序控制方式，其存储器容量为2048×32（位），微程序在整个控制存储器中实现转移，微指令格式如图所示：微指令采用水平型格式，顺序控制采用断定方式，操作控制字段采用字段分段直接编码，若其包含5组微命令，每组微命令个数分别为4个、 6个、8个、10个，12个。
试说明微命令的分组原则，并计算微指令格式中的操作控制、判别测试和下地址三个字段各应多少位？
2、8KB的存储器，试分析地址0AFFH单元所在芯片覆盖的区域地址范围是多少。
3、某磁盘存储器转速为7200转/分钟，共有10个记录面，每磁道记录信息为64KB，磁盘存储
区域内径为20cm，外径为30cm，共有200道，每扇区大小为1024B。
若系统可挂多达10台这样的磁盘机，求：
（1）该磁盘存储器的存储容量（单位为MB）。
（2）磁盘数据传输速率（单位为MB/s）。
（3）给出该系统磁盘地址格式，标明各字段起止位。
4、某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，断定方式，共有微命令30个，构成4个相斥类，包含5个、8个、14个和3个微命令，外部条件共3个。
•（1）控制存储器的容量应为多少？
•（2）设计出微指令的具体格式。