课程设计说明书课程设计名称：脉冲数字电路课程设计课程设计题目：八路抢答器学院名称：信息工程学院专业：电子信息工程班级：学号：姓名：评分：教师：20 12 年 10 月 26 日数字电路课程设计任务书20 12 －20 13 学年第 1学期第 6 周－ 7 周题目八路抢答器内容及要求〖基本要求〗利用数字电路设计一八路抢答器，要求：1．允许八路参加，并具有锁定功能，用LED实现最先抢答的队号码，系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。
2．数字显示功能：数字抢答器定时为30S，启动开启键以后要求Ⅰ)定时开始；Ⅱ)扬声器要短暂报警；Ⅲ)发光二极管亮灯；如果在30S内抢答有效,计时结束，30S内抢答无效，系统短暂报警，发光二极管灯灭。
〖提高要求〗计分显示，可以进行加／减分。
进度安排1.仿真、画PCB线路板图、领元器件：2天2. 制作、焊接：1天3．调试：2天4. 验收：0.5天5. 提交报告：2012-2013学年第1学期6～7周学生姓名：刘勤意指导时间：第6～7周指导地点：E 楼 311室任务下达20 12年 10 月 8 日任务完成20 12年10 月17日考核方式 1.评阅□√ 2.答辩□√ 3.实际操作□√ 4.其它□指导教师赵明镜系（部）主任王忠华注：1、此表一组一表二份，课程设计小组组长一份；任课教师授课时自带一份备查。
2、课程设计结束后与“课程设计小结”、“学生成绩单”一并交院教务存档。
摘要在市场上可能有很多的八路数显智力竞赛抢答器，但是本设计从最基本的原理出发，结合数字电路知识设计出的只是利用到了最基本的复位方式。
本设计介绍了数码显示八路抢答器的组成、设计及功能，电路采用74系列常用集成电路进行设计。
该抢答器除具有最基本的抢答功能外，还具有定时、计时和报警功能。
主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统将报警，提示本轮抢答无效。
若超过抢答时间，也无效。
本设计中抢答器主要运用到了编码器，译码器和锁存器；它采用74ls148来实现抢答器的选号，采用74ls373来实现对号码的锁存。
采用74ls192实现十进制的减法计数，采用555芯片产生秒脉冲信号来实现倒计时功能。
由555定时器和三极管构成报警电路。
通过此课程设计提高和巩固了专业知识，以及知识的综合应用和焊接技术。
增强了所学专业的兴趣。
关键词：抢答器编码译码定时报警目录前言 (5)第一章设计内容及要求 (6)1.1设计任务及要求 (6)1.1.1实验目的 (6)1.1.2设计要求 (6)第二章系统组成及工作原理 (7)2.1系统组成 (7)2.2工作原理 (7)第三章模块电路设计及其工作原理 (8)3.1 抢答电路的设计 (8)3.2报警电路设计 (12)3.3定时电路设计 (13)3.4时序电路的设计 (14)第四章实验仿真及测试结果分析 (15)4.1抢答电路仿真 (15)4.2倒计时电路仿真 (16)第五章实验结果及分析 (17)5.1实验中出现的问题及解决方法 (17)5.2实验结果 (18)第六章实验总结 (19)参考文献 (20)附录1 (21)附录2 (22)附录3 (23)前言《数字电子技术基础》是一门发展迅速、实践性和应用性很强的电子技术专业基础课程。
为了适应现代电子技术飞跃发展的需要，更好的培养21世纪应用型电子技术人才，需要在加强学生基础理论学习的同时，还要加强实验技能的训练。
进入21世纪越来越多的电子产品出现在人们的日常生活中，例如学校和电视台等单位常举办各种智力竞赛，抢答计分器是必备。
过去举行的各种竞赛我们常看到有抢答的环节，举办方多采用让选手通过举答题板的方式判断选手的答题权。
这在某种程度上会因为主持人的主观臆断造成比赛的不公平性。
因此抢答器逐渐出现在人们的视野中。
这些准确的仪器是的我们的比赛更加精彩纷呈。
如今随着科技的不断进步，抢答器的制作也更加追求精益求精。
人们摆脱了耗费很多元件仅来实现指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。
但这种电路不易扩展，并且当有更高要求时无法实现。
随着数字电路的发展，数字抢答器出现了，它易于扩展，可靠性好，集成度高，况且费用低，功能多样化。
而如今市场上销售的抢答器多采用可编程逻辑元器件，或利用单片机技术进行设计。
本设计主要利用74ls系列集成芯片和555芯片。
通过各功能模块的设计，最后整合实现八路抢答器的设计。
第一章设计内容及要求1.1实验目的通过八路数字抢答器的设计实验，使我们回顾所学的数字电子技术基础理论和基础实验，掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法，熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。
达到数字实验大纲所要求掌握的基本内容。
1.2 设计要求〖基本要求〗利用数字电路设计一八路抢答器，要求：1) 允许八路参加，并具有锁定功能，用LED实现最先抢答的队号码，系统设置外部清除键，按动清除键，LED显示器自动清零灭灯。
2)数字显示功能：数字抢答器定时为30S，启动开启键以后要求Ⅰ)定时开始；Ⅱ)扬声器要短暂报警；Ⅲ)发光二极管亮灯；如果在30S内抢答有效,计时结束，30S内抢答无效，系统短暂报警，发光二极管灯灭〖提高要求〗1)按钮到控制中心距离为20M2）计分显示，可以进行加／减分第二章系统组成及工作原理2.1.系统的组成框图图2-1 系统结构框图2.2 系统的工作原理：定时抢答器包括主体电路和扩展电路两部分。
其中主体电路完成最基本的抢答功能，即主持人按下控制开关后，在选手按动抢答键时，数码管显示选手编号，同时封锁输入电路，其他选手抢答无效。
扩展电路完成定时抢答的功能以及报警功能。
图所示电路的工作过程是：接通电源后，主持人将控制开关置于清除处，此时抢答器处于禁止状态，选手不能进行抢答，定时显示器显示设定的时间（30s），在主持人将开关置于“开始”处，扬声器短暂报警，此时抢答器处于工作状态，同时定时器开始倒计时，如果选手在定时时间内按动抢答按钮，电路会完成以下功能：1、优先编码电路判断抢答者的编号，并由锁存器进行锁存，最后通过译码显示电路在数码管上显示抢答者的编号；2、控制电路会对其它输入编码进行封锁，禁止其它选手抢答；3、扬声器发出短暂报警；4、控制电路使定时器停止工作，数码管上显示剩余的抢答时间，当选手回答完后，主持人操作开关进行系统清零，使系统回到禁止工作状态，以便进行下一轮抢答。
如果定时时间到了，却没有选手抢答时，系统会短暂报警并封锁输入电路，禁止选手超时后抢答。
第三章模块电路设计及工作原理3.1 抢答电路设计这部分电路主要功能是实现8路选手抢答并进行锁存，同时有相应发光二极管点亮以及数码显示。
采用锁存器74ls373和优先编码器74ls148（在本设计中用74ls147代替）来共同完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（该显示电路采用7段数码管）；二是禁止其它选手按键，使其它按键失效。
工作过程具体如下：开关S置于清除端时，RS触发器的R,S端均为零，4个触发器输出置0，使74ls148的优先编码工作标志端等于0，使之处于工作状态，当有选手将抢答键按下时（如按下S6），74ls148的输出Y2Y1Y0=010，YEX=0，经过RS锁存后，CTR=1，BI=1，此时74ls373处于工作状态4Q3Q2Q=110，经过74ls148译码后，显示器显示出“6”。
此外CTR=1，使74ls148的ST端为高电平。
74ls148处于禁止工作状态，封锁了其他按键的输入。
当按下的键松开后，74ls148的YEX为高电平，但由于CTR维持高电平不变，所以74ls148仍处于禁止工作状态，其它按键的输入仍不会被接受。
这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后，主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。
其原理图如下图 3-11 抢答单元电路图关于RS触发器：1.保持状态。
当输入端接入S非=R非=1的电平时，如果基本SR触发器现态Q=1，Q 非=0，则触发器次态Q=1，Q非=0；若基本RS触发器的现态Q=0，Q非=1，则触发器的次态Q=0，Q非=1。
即S非=R非=1时，触发器保持原状态不变。
2.置1状态。
当S非=1，R非=0时，如果基本RS触发器的现态为Q=0,Q非=1，会使Q=0，Q非=1。
只要输入信号S非=1，R非=0，无论基本RS触发器的输出状态如何，均会使输出态置0态。
如果基本RS触发器的现态为Q=1，Q非=0，因R非=0，会使Q 非=1，而Q非=1与S非=1的共同作用使Q端翻转为0.3. .当R端无效(1)，S端有效时(0)，则Q=1,Q非=0,触发器置1。
4.当RS端均有效时，触发器状态不确定在此条件下，两个与非门的输出端Q和Q全为1，在两个输入信号都同时撤去（回到1）后，由于两个与非门的延迟时间无法确定，触发器的状态不能确定是1还是0,因此称这种情况为不定状态，这种情况应当避免。
从另外一个角度来说，正因为R端和S端完成置0、置1都是低电平有效，所以二者不能同时为0。
基本RS触发器的逻辑图、逻辑符号和波形图如图3-12所示（a）（b）（c）图3-12 基本RS触发器74ls148 真值表输入输出EI 0 1 2 3 4 5 6 7 A2 A1 A0 GS EOH X X X X X X X X H H H H HL H H H H H H H H H H H H LL X X X X X X X L L L L L HL X X X X X X L H L L H L HL X X X X X L H H L H L L HL X X X X L H H H L H H L HL X X X L H H H H H L L L HL X X L H H H H H H L H L HL X L H H H H H H H H L L HL L H H H H H H H H H H L HH－高电平L－低电平X－任意74LS148 为8 线－3 线优先编码器，共有54/74148 和54/74LS148 两种线路结构型式，将8 条数据线（0－7）进行3 线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）。
可进行八进制扩展74ls148的输入端和输出端低电平有效。
显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。