燕山大学试卷 密 封 线 共 8 页 第 1 页
()()BC
B A
C BC
BC AB D AC BC ABC ++++．求逻辑函数Y AB B AB =++的最简与或式（
门电路，当V I1和V I2悬空或接高电平，
门电路，当V I1和V I2悬空或接高电平，(C) CMOS门电路，当V I1和V I2接高电平，
(A) Q1和Q3的输出波形一样
(B) Q1和Q11对应触发器，在CP下降沿时，触发器状态更新
(C) Q1和Q2的输出波形一样
(D) Q8对应触发器是边沿触发器
21*．下列说法正确的是（）
(A) 时序逻辑电路分为同步时序电路和异步时序电路
(B) 时序逻辑电路需要用状态方程描述
(C) 一般来说时序逻辑电路仅由触发器构成
(D) 计数器是常用的组合逻辑电路之一
(A) 通过功能表可以知道，D R 是异步的置零端
(B) 如果要将计数器预置到某个状态，只要1LD =就马上可以实现(C) 如果要74161工作在计数状态，必须1,D R LD =(D) 此计数器状态，不能停留在某个状态保持不变
27．下列关于矩形脉冲的产生与整形说法正确的是( (A) 单稳态触发器的有2个状态，并且2个状态都可以长期自行保持(B) 555定时器构成的施密特触发器的两个阈值不能改变
(A) 此电路在A ＝0和1时，进位输出分别在00和11状态时(B) Q2触发器的驱动方程为221J K A Q ==⊕
(C) 无论A 为何值，此电路状态变化规律不变
(D) 此电路逻辑功能只能用JK 触发器实现，不能用其它触发器实现
29．关于下面电路，说法正确的是（ ）4分
(A) 此电路为74161构成的11进制计数器(B) Q3输出和原来的进位信号C 都可以作为新计数器的进位输出(C) 此电路中，数据输入端D0~D3，也可以都接高电平(D) 此电路可能不能自启动
30*．关于下面电路，说法正确的是（(A) 此电路为同步10进制加法计数器(B) Q3输出和原来的进位信号C 都可以作为新计数器的进位输出(C) 此电路中，数据输入端D0~D3，也可以都接高电平(D) 此电路可能不能自启动
(A) 题目中描述逻辑属于组合逻辑
(B) 实现题目要求功能电路需要3个触发器
(C) 表中灯的状态可以作为时序逻辑电路的状态编码
(D) 此电路可能不能自启动
32．电路如右下图所示，下列说明正确的是（）
(A)此电路为555定时器构成的施密特触发器
(B)此电路为555定时器构成的单稳态触发器
(C)此电路为555定时器构成的多谐振荡器
(A)此电路中0.01uF电容影响电路的逻辑功能
(B)此电路为555定时器构成的单稳态触发器
(C)此电路为555定时器构成的多谐振荡器
(D)此电路对输入触发脉冲宽度有限制。