第7章 金属－半导体接触本章讨论与pn 结特性有很多相似之处的金－半肖特基势垒接触。

金－半肖特基势垒接触的整流效应是半导体物理效应的早期发现之一：§7.1金属半导体接触及其能级图一、金属和半导体的功函数1、金属的功函数在绝对零度，金属中的电子填满了费米能级E F 以下的所有能级，而高于E F 的能级则全部是空着的。

在一定温度下，只有E F 附近的少数电子受到热激发，由低于E F 的能级跃迁到高于E F 的能级上去，但仍不能脱离金属而逸出体外。

要使电子从金属中逸出，必须由外界给它以足够的能量。

所以，金属中的电子是在一个势阱中运动，如图7-1所示。

若用E 0表示真空静止电子的能量，金属的功函数定义为E 0与E F 能量之差，用W m 表示：FM M E E W -=0它表示从金属向真空发射一个电子所需要的最小能量。

W M 越大，电子越不容易离开金属。

金属的功函数一般为几个电子伏特，其中，铯的最低，为1.93eV ；铂的最高，为5.36 eV 。

图7-2给出了表面清洁的金属的功函数。

图中可见，功函数随着原子序数的递增而周期性变化。

2、半导体的功函数和金属类似，也把E 0与费米能级之差称为半导体的功函数，用W S 表示，即FS S E E W -=0因为E FS 随杂质浓度变化，所以W S 是杂质浓度的函数。

与金属不同，半导体中费米能级一般并不是电子的最高能量状态。

如图7-3所示，非简并半导体中电子的最高能级是导带底E C 。

E C 与E 0之间的能量间隔C E E -=0χ被称为电子亲合能。

它表示要使半导体导带底的电子逸出体外所需要的最小能量。

利用电子亲合能，半导体的功函数又可表示为)(FS C S E E W -+=χ式中，E n =E C －E FS 是费米能级与导带底的能量差。

图7-1 金属中的电子势阱图7－2 一些元素的功函数及其原子序数图7-3 半导体功函数和电子亲合能表7-1 几种半导体的电子亲和能及其不同掺杂浓度下的功函数计算值二、有功函数差的金属与半导体的接触把一块金属和一块半导体放在同一个真空环境之中，二者就具有共同的真空静止电子能级，二者的功函数差就是它们的费米能级之差，即W M －W S ＝E FS －E FM 。

所以，当有功函数差的金属和半导体相接触时，由于存在费米能级之差，二者之间就会有电子的转移。

1、金属与n 型半导体的接触 1）W M ＞W S 的情况这意味着半导体的费米能级高于金属的费米能级。

该系统接触前后的能带图如右所示。

当二者紧密接触成为一个统一的电子系统，半导体中的电子将向金属转移，从而降低了金属的电势，提高了半导体的电势，并在半导体表面形成一层由电离施主构成的带正电的空间电荷层，与流到金属表面的电子形成一个方向从半导体指向金属的自建电场。

由于转移电子在金属表面的分布极薄，电势变化主要发生在半导体的空间电荷区，使其中的能带发生弯曲，而空间电荷区外的能带则随同E FS 一起下降，直到与金属费米能级处在同一水平上时达到平衡状态，这时不再有电子的净流动。

相对于金属费米能级而言，半导体费米能级下降了 (W m －W s )，如图7-4所示。

若以V D 表示这一接触引起的半导体表面与体内的电势差，显然S M D W W qV -=称V D 为接触势或表面势。

qV D 也就是电子在半导体一边的势垒高度。

电子在金属一边的势垒高度是χφ-=M M W q (7-9)以上表明，当金属与n 型半导体接触时，若W M ＞W S ，则在半导体表面形成一个由电离施主构成的正空间电荷区，其中电子浓度极低，是一个高阻区域，常称为电子阻挡层。

阻挡层内存在方向由体内指向表面的自建电场，它使半导体表面电子的能量高于体内，能带向上弯曲，即形成电子的表面势垒，因此该空间电荷区又称电子势垒。

2）W m ＜W s 的情况这时，电子将从金属流向半导体、在半导体表面形成负的空间电荷区。

其中电场方向由表面指向体内，能带向下弯曲。

这时半导体表面电子浓度比体内大得多，因而是一个高电导区域，称之为反阻挡层。

其平衡时的能带图如图7-5所示。

反阻挡层是很薄的高电导层，它对半导体和金属接触电阻的影响是很小的。

所以，反阻层与阻挡层不同，在平常的实验中觉察不到它的存在。

2、金属与p 型半导体的接触金属和p 型半导体接触时，形成阻挡层的条件正好与n 型的相反。

即当W m ＞W s 时，能带向上弯曲，形成p 型反阻挡层；当W m ＜W s 时，能带向下弯曲成为空穴势垒，形成p 型阻挡层。

如图7－6所示。

图7-5 金属和n 型半导体接触（W M <W S ） 图7-6 金属和p 型半导体接触能带图3、肖特基势垒接触在以上讨论的4种接触中，形成阻挡层的两种，即满足条件W M ＞W S 的金属与n 型半导体的接触和满足条件W M <W S 的金属与p 型半导体的接触, 是肖特基势垒接触。

处于平衡态的肖特基势垒接触没有净电流通过，因为从半导体进入金属的电子流和从金属进入半导体的电子流大小相等，方向相反，构成动态平衡。

在肖特基势垒接触上加偏置电压，由于阻挡层是空间电荷区，因此该电压主要降落在阻挡层上，而阻挡层则通过调整其空间电荷区的宽度来承受它。

结果，肖特基势垒接触的半导体一侧的高度将随着外加电压的变化而变化，而金属一侧的势垒高度则保持不变。

三、表面态对接触势垒的影响对于同一种半导体，电子亲和能χ为一定值。

根据式(7-9)，一种半导体与不同的金属相接触，电子在金属一侧的势垒高度q φm 应当直接随金属的功函数而变化，即两种金属功函数的差就是电子在两种接触中的势垒高度之差。

但是实际情况并非如此。

表7-2列出几种金属分别与n 型Ge 、Si 、GaAs 接触时形成的势垒高度的测量值。

表中可见，金和铝分别与n 型GaAs 接触时，势垒高度仅相差0.15V 。

而金的功函数为4.8 V ，铝的功函数为4.25 V ，两者相差0.55V ，远比0.15V 大。

大量的测量结果表明，不同金属之间虽然功函数相差很大，但它们与同一种半导体接触时形成的势垒高度相差却很小。

这说明实际情况中金属功函数对势垒高度的决定作用不是唯一的，还存在着影响势垒高度的其他因素。

这个因素就是半导体表面态。

1、关于表面态在半导体表面的禁带中存在表面态，对应的能级称为表面能级。

表面态一般分为施主型和受主型两种。

若表面态被电子占据时呈电中性，施放电子后带正电，称为施主型，类似于施主杂质；若表面态空着时为电中性，接受电子后带负电，则称为受主型，类似于受主杂质。

表面能级一般在半导体禁带中形成一定的分布。

在这些能级中存在一个距离价带顶q φ0的特征能级。

在q φ0以下的能级基本被电子占满；而q φ0以上的能级基本上全空，与金属的费米能级类似。

对于大多数半导体，q φ0至价带顶的距离约为禁带宽度的1/3。

表7.2 n 型Ge 、Si 、GaAs 与一些金属的φm金属 Au Al Ag W Pt W M (eV)4.58 3.74 4.28 4.525.29 q φm (eV)n-Ge0.45 0.48 0.48 n-Si 0.79 0.69 n-GaAs0.950.800.930.710.942、表面态使能带在表面层弯曲假定在一个n型半导体表面存在着这样的表面态，则其E F必高于qφ0。

由于表面qφ0以上的表面态能级空着．表面以下区域的导带电子就会来填充这些能级，于是使表面带负电，同时在近表面附近形成正空间电荷区，成为电子势垒，平衡时的势垒高度qV D使电子不再向表面态填充。

如果表面态密度不高，近表面层电子对表面态的填充水平提高较大，平衡时统一的费米能级就停留在距qφ0较远的高度。

这时，表面能带弯曲较小，势垒qV D较低，如图7-7所示。

如果表面态密度很高，以至近表面层向其注入大量电子仍难以提高表面能级的电子填充水平，这样，半导体的体内费米能级就会下降很多而靠近qφ0。

这时，表面能带弯曲较大，势垒qV D=E g－qφ0－E n，其值最高，如图7-8所示。

图7-7 表面态密度较低时的n型半导体能带图图7-8表面态密度很高时的n型半导体能带图3、表面态改变半导体的功函数如果不存在表面态，半导体的功函数决定于费米能级在禁带中的位置，即W s＝χ+E n。

如果存在表面态，半导体即使不与金属接触，其表面也会形成势垒，且功函数W s要有相应的改变，如图7-7所示。

对该图所示之含表面态的n型半导体，其功函数增大为W s＝χ+qV D +E n，增量就是因体内电子填充受主型表面态而产生的势垒高度qV D。

当表面态密度很高时，因半导体费米能级被钉扎在接近表面态特征能级qφ0处，W s＝χ+E g qφ0，与施主浓度无关。

表面势垒的高度也不再有明显改变。

4、表面态对金－半接触的影响如果用表面态密度很高的半导体与金属相接触，由于半导体表面释放和接纳电子的能力很强，整个金属－半导体系统费米能级的调整主要在金属和半导体表面之间进行。

这样，无论金属和半导体之间功函数差别如何，由表面态产生的半导体表面势垒区几乎不会发生什么变化。

平衡时，金属的费米能级与半导体的费米能级被钉扎在qφ0附近。

这就是说，当半导体的表面态密度很高时，由于它可屏蔽金属接触的影响，以至于使得半导体近表面层的势垒高度和金属的功函数几乎无关，而基本上仅由半导体的表面性质所决定。

对于含高密度表面态的n型半导体，即使是与功函数小的金属接触，即W m＜W s，也有可能形成n型阻挡层。

当然，这是极端情况。

实际上，由于表面态密度的不同，有功函数差的金属与半导体接触时，接触电势差仍有一部分要降落在半导体表面以内，金属功函数对表面势垒的高度产生不同程度的影响，但影响不大。

这种解释符合实际测量的结果。

因此，研究开发金属－半导体接触型器件时，保持半导体表面的低态密度非常重要。

注：由图7-2查功函数误差很不准确，做习题可利用下表，其值取自1978年出版的“Metal-semiconductor Contacts”表2.1元素Al Cu Au W Ag Mo Pt功函数 4.18 4.59 5.20 4.55 4.42 4.21 5.43§7.2 金属－半导体接触的伏安特性一、金－半肖特基势垒接触的偏置状态按前节的定义，平衡态金－半肖特基势垒接触的半导体表面与体内电位之差（表面势）为V D ，则外加于其上的电压U 因全部降落在阻挡层上而使之变为V D ＋U 。

阻挡层电子势垒的高度也相应地从qV D 变为q(V D +U )。

对W M ＞W S 的金属－n 型半导体接触，当金属相对于半导体加正电压时为正偏置，U 与V D 符号相反，阻挡层电子势垒降低；相反，当金属相对于半导体加负电压时为负偏置，U 与平衡态表面势V D 符号相同，阻挡层电子势垒势垒升高。