简易数字抢答器原理框图
5
简易四路数字抢答器实验电路设计要求: 1. 抢答器可供4名选手或4个代表队比赛，分别用4个按键 开关J0┄J3表示。
2. 设置一个系统复位和抢答开始控制开关J，由主持人控制 电路复位或抢答开始。
3. 抢答器具有锁存与显示功能。选手抢答实行优先锁存， 优先抢答选手的编号被锁存，同时LED点亮提示抢答成功。
2
2020/6/18
实验一：基于Multisim10的简易数字抢 答器电路设计、仿真
1. 实验目的
1 熟悉EDA仿真软件Multisim 10的基本 操作方法
2
熟悉MSI组合逻辑电路和触发器的逻辑功能及使 用方法
3
掌握MSI组合逻辑器件和时序逻辑器件组成数字 小系统的设计和测试方法
4
学会使用Multisim 10设计、仿真和调试数字逻 辑电赖路祖亮@小木虫
74LS74
1RD 1D 1CP 1SD 1Q 1Q GND
12 345 67
Q C1 RD CP
Q 1D
SD
74LS74双D触发器引脚排列及逻辑符号
(1) 异步置0：当 R d 0 、S d 1 时，触发器置0， ，与时钟脉冲 C P
及 输入信号没有关系。
(2) 及
输异入步信置号1：没当有关R d 系 1。、S
74LS279
1 234 5678 1R 1SA 1SB 1Q 2R 2S 2Q GND
四基本RS触发器
10
2020/6/18
仿真参考电路1如下图所示：
11
仿真参考电路2如下图所示：
12
2020/6/18
4. 实验内容与要求
（1）在 Multisim 10界面中设计出四人抢答器单元电路，其中 基本RS触发器用74LS74D触发器的异步置位端代替（也可以调用 74LS279四基本RS触发器）。 （2）完成抢答器总体设计，并画出总体电路原理框图； （3）使用Multisim 10软件 ，仿真调试整机电路，并记录结果。 （4）提高部分：用74LS148(8位优先编码器）、 74LS279（4基本 RS触发器）、74LS48（7段显示译码器）、数码管和指示灯等设 计一个8人抢答器，用数码管显示抢答成功编号并有指示灯点亮提 示抢答成功。
数字电路与逻辑设计 课程实验（2）
1
二、实验基本要求
（1）掌握数字逻辑实验板等常用仪器的基本原理、功 能及其使用方法。
（2）了解常用数字集成电路的主要参数及逻辑功能。 （3）具有使用仪器查找和排除电路故障的能力。 （4）通过实验，进一步掌握数字电路的综合分析与 设计方法。 （5）熟悉Multisim、EDA软件的电路设计、仿真、 操作流程。
7.思考题
（1）抢答器控制电路中，基本RS触发器的作用是什么？ （2）能否实现抢答器控制电路中的倒计时显示，和报警功 能。
14
ቤተ መጻሕፍቲ ባይዱ2020/6/18
3
2020/6/18
2.Multisim10软件主界面简介
仿真开关 元器件栏
工具栏
状态栏
4
菜单栏
仪器仪表栏
电路工作区
2020/6/18
3.实验原理
简易数字抢答器实验电路原理框图如下图所示。它由 抢答器按键、主持人控制按键、控制电路、编码锁存电路 及译码显示电路组成。
抢答按键用以产生抢答有效信号，抢答有效信号送编 码锁存电路进行编码和锁存，再经译码电路译码后由LED 数码管和指示灯显示抢答成功编号和抢答有效提示信息。
d
0
时，触发器置1， ，与时钟脉冲 C P
74LS74工作时，不允许 Rd Sd 0
8
2020/6/18
74LS20双四输入与非门
9
2020/6/18
Vcc YS YEX A3 A2 A1 A0 Y0 16 15 14 13 12 11 10 9
74LS148
1 234 5678 A4 A5 A6 A7 ST Y2 Y1 GND
5. 仪器及器件
（1）计算机一台； （2）Multisim 10仿真软件一套； （3）根据电路实现方案不同可分别调用
74LS74(74)、74LS20、74LS148、74LS279、74LS48及红色 指示灯和数码管等器件。
13
2020/6/18
6. 实验报告
（1） 写出抢答器各单元电路工作原理； （2） 给出整机原理框图和整机电路分析及调试结果； （3） 结论和体会。
4. 接通电源后，主持人将开关拨到“复位”状态，抢答器处 于禁止状态，LED灯灭。主持人将开关拨到“开始”状态，抢 答开始。
5. 当一名选手抢答成功，电路应同时将其他选手的抢答信 号屏蔽，使其处于无效状态。
6.抢答器电路由74序列数字逻辑器件组成，并使用 Multisim10进行设计、仿真。
6
2020/6/18
8线-3线优先编码器
Vcc f g a b c d e 16 15 14 13 12 11 10 9
74LS48
1 2 34 5 6 78 A1 A2 LT BI LE A3 A0 GND
7段数码显示译码器
Vcc 4S 4R 4Q 3SB 3SA 3R 3Q 16 15 14 13 12 11 10 9
（1）基本RS触发器 基本RS 触发器又称为置0置1触发器，它由两个与非门
交叉耦合构成。电路如下图（a）所示。
Q
G1 &
Q
& G2
Sd
(a)
Rd
QQ SR Sd (b) Rd
7
（3）D触发器
Qn+1 = D
可用作数字信号的寄存、移位寄存、分频和波形发生等。
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q