一、填空1. 数制变换:a) 将十进制数175转换成二进制数为_____ 、十六进制为_____ 、八进制为 __ 。

b) 二进制数(111010010)2对应的十六进制数是_____ 、八进制为—、十进制为c) ( 16.52)8=( )2 =( )16= ( ) 10d) ( 17)10=( ) 2 =( )16=( )82.编码：a) ( 1000)自然二进制码=( ) 余3码,(110100)2=( )BCD。

b) ( 15.5)10=( )8421BCH( )余3 BCD。

c) ( 38) 10用8421BCD码表示为 ____ 。

d) 二进制数(-100000)的原码为 _、补码为___。

e) ［X］反=10111，则［X］补=—，［X］原= ___________ ，［X］真值= 。

g) ［X］补=10110,则［X］反=—，［X］原= __ ，［X］真值= _ 。

3. 一种进位计数包含两个基本因素：______ 和____ 。

4. 常见的BCD编码中，有权码有____ 、___ ，无权码有___ 、___ 。

5. 如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____ ，偶校验位应为_____ 。

6. 逻辑代数的基本运算有：___、___、___。

7. 当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为逻辑关系，或称为关系。

8. ______________________________________________________ 真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式______________________________9. _________________________________________ 逻辑函数F = A + AB以最小项形式表示为__________________________________________ ，可化简为______ 10.逻辑函数F =AB + AB的对偶函数F'=亠，反函数F =逻辑函数F = AB + BC+C(A + D)的对偶函数F ' = _，反函数F = 逻辑函数F = A B • C( A D )的对偶函数F '二_，反函数F 二 为使F 二A ，则B 应为何值(高电平或低电平)？丫=1,分别是A 、B 、C 的取值组合为： ____ ;若把该函数表示为最小项的形式，则 Y= _ 。

对于任意两个最小项，其逻辑“与”为 ____ 。

n 个变量的全部最小项的逻辑“或” 为—。

某一个最小项不是包含在函数 F 中，就是包含在 _____ 中。

卡诺图中最大的特点是：两个相邻最小项_____ 。

相邻两/四个最小项合并后，可以 消去—个变量，合并后构成的块称为卡诺图中的逻辑相邻有三种情况： —、 ____ 、—。

逻辑变量只有 __ 、—两种取值；在正逻辑规定中分别用 _、_ 电平表示。

用—表示高电平，用—表示低电平，称为负逻辑。

正逻辑中的“与”逻辑，是负逻辑中的 ____ ;正逻辑中的“或”逻辑，是负逻辑中 的 __ 。

三态门的三种状态为___ 、 、。

三态门如下图所示，当控制输入为 0是，电路输出为 ___;当控制输入为1时，电 路输出为TTL 门的输入端悬空，逻辑上相当于接 —电平。

数字逻辑电路可以分为 ___ 和 ____ 两大类。

时序逻辑电路可以分为 ______ 和 _____ 两大类。

异步时序逻辑电路可以分为 ____ 和 _____ 大类。

时序逻辑电路在任一时刻的稳定输出不仅与 —有关，而且还与—有关。

常用集成化组合逻辑电路有： .......................... 。

11. 12. 13.14.15.16. 17. 18. 19. 20.21. 22. 23. 24. 25. 26.A — & B-B:B设 Y = A B C A C ，贝y A A-RI B-种，其中有 ___ 种的取值组合使27. RS JK 、D 和T 四种触发器中，唯有 ____ 触发器存在输入信号的约束条件。

28. 集成化触发器按照触发（时钟控制）方式分类，有_、 _________ > ____ ；按功能分类,^有 、 、 、 。

30. 一个触发器可以保存 _____ 位二进制数。

要存储8位二进制数，需要 _个存储器。

31. 在原始状态化简时，可以得出“等效状态”的 3种情况是：___、 _______ 、___。

32. 常用的集成化同步时序电路主要有： —、 _____ 、—。

33. 脉冲异步电路中，记忆元件通常是 —，电位异步电路中，记忆元件通常是 —。

3.函数F = AB BC 的“或与”式为（(A + B)(A + C) C (A + B)(B+C) D (B+C)(A + B)4. 对于时钟RS 触发器，若要求其输出“ 0”状态不变，则输入的RS 信号应为（）A. RS=X0B.RS=0XC.RS=X1D.RS=1X 5. 时序逻辑电路的一般结构由组合电路与（）组成。

A.全加器B •存储电路C.译码器D.选择器 6. 下列各式中的四变量 A B C D 的最小/大项是（）。

A. ABCDB. AB （C D ）C. A B C DD. ACD 7. 下列关于最大项的叙述不正确的是（）。

A. 由n 个变量构成的最大项共有2n 项；B. 对于任意两个最大项，其逻辑“或”为 0；选择下图所示逻辑图输出为1”时，输入变量ABCDR 值组合为（2. 下列各门电路中，（）的输出端可直接相连，实现线与A. 一般TTL 与非门B. 集电极开路TTL 与非门C.一般CMO 与非门D.般TTL 或非门A.(A+c )(B+c )B1.C. n个变量的全部最大项的逻辑“与”为0；D. 某一个最大项不是包含在函数F中，就是包含在反函数中8. 下列关于最小项的叙述不正确的是（）。

A. 由n个变量构成的最小项共有n2项；B. 对于任意两个最小项，其逻辑“与”为0；C. n个变量的全部最小项的逻辑“或”为1；D. 某一个最小项不是包含在函数F中，就是包含在反函数中。

9. 若左/右移寄存器输入端为0,则其在1/2个CP脉冲作用下，可实现所存数据（A.乘以2B. 乘以4C. 除以2D. 除以410. 下列属于组合逻辑电路的是（）。

A.触发器B. 译码器C. 移位寄存器D. 计数器11. 下列时序电路的状态图中，具有自启动功能的是（）。

0^5)12. 一个8/16位的二进制整数，用十进制数表示至少要（）位。

A. 3B. 4C. 5D. 613. 具有“置0” “置1 “保持”和“计数翻转”功能的触发器叫（）。

A. JK触发器B. D触发器C. T 触发器D. RS触发器14. 时序电路可以由（）组成。

A.门电路B.触发器或门电路C.触发器或触发器和门电路的组合15. 以下关于时序电路输出状态改变的叙述中，正确的是（）。

A. 仅与该时刻输入信号的状态有关B. 仅与时序电路的原状态有关C. 与该时刻输入信号的状态有关，也与时序电路的原状态有关D. 与该时刻的外部输入无关，但与该时刻触发器的输入和时钟有关16. 当决定某个事件的全部条件都具备时，这件事才会发生。

这种关系称为（）辑。

A.或B. 与C. 非D. 异或17. 在下列电路中不是组合逻辑电路的是（）oA.译码器B. 编码器C. 全加器D. 寄存器18. 组合逻辑电路的分析和设计所用到的主要工具是（）A.逻辑电路B.真值表C. 状态表D. 状态图19. 下列数的表示范围最大的是（）。

A.真值B. 原码C.反码D.补码20. 下列真值表完成的逻辑函数为（）。

® B D. F=A+B21. 当J=0, K=0时，钟控JK触发器的次态输出为（）A.现态不变B.1C. 现态取反D.0三、逻辑函数化简1 •用代数法将函数F化为最简与或式：F 二AC ADE CDF =AB ABD AC BCDF =AB AB BC BCD2 •用卡诺图法化简函数：F(A,B,C)八m(0,1,2,4,5,7)F(A, B,C)二 ' m(0,3,4,6)F(A,B,C,D)八m(0,2,3,6,7,8,10,11)3. 将具有无关最小项的函数化为最简“与或”式：F(A,B,C,D)二為m( 0,2,7,13,15)，其中无关最小项为' d( 1,3,4,5,6,8,10 )F(A,B,C,D)八m( 0,2,3,5,7,8,10,11 )，其中无关最小项为' d( 14,15 )。

F(A,B,C,D)「m( 1,3,5,7,9 )，其中无关最小项为' d( 10,11,12,13 )四、综合1. 将函数化简，变换为“与非-与非”形式，并画出逻辑图（1）F = ABD AC ACD AD(2) F = AB ACD AC BC2. 分析下图所示逻辑电路的功能，并请用异或门完成该功能3. 试分析图中的组合逻辑电路的功能。

（1）完成该逻辑电路真值表；（2）分别写出函 数C 、S 的逻辑表达式；（3）说明该逻辑电路的功能。

4. 下图所示是“与非”门构成的基本触发器，输入R 、S 的波形如图所示，写出功能表,画出Q 的波形，并指出不定状态。

5. 在下图中给出了基本RS 锁存器结构图和输入波形图。

请画出输出 Q的波形。

A B(2) P 二 AB BC(4) L =AB BC ACS2YS18 选 1 MUXS0—«E DO D1 D2 D3 D4 D5 D6 D71 1 1 1 1 1 1 16. 若CP 和D 输入的波形如下图所示，画出输出 Vo 的波形。

8.试用八选一数据选择器和必要的门电路实现逻辑函数(1) Y 二 AC ABC ABCcp -J LJ L —I L —i 1_<b)7.用2块2输入变量译码器扩展成3输入变量译码器输入输出E A B Y0 Y1 Y2 Y3iX X 11 1 1 0 0 0 0 1 1 1 0 1 0 1 0 1 1 0 01 1 1 0 1 0 11 111EABE A B"4译码器-4译码器 YQ n Y2 Y3TO Yl Y2 Y31 1 1 1 1 1 1 1R2输入译码器功能表9.逻辑电路如下图所示，试分析其逻辑功能。

（1）写出激励方程、输出方程；（2）列出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能。

10. 逻辑电路如下图所示，试分析其逻辑功能。

（1）写出激励方程、输出方程；（2）列出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能，并说明能否自 启动。