T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读写数据，完成数据传送
I/O写总线周期
插入等待状态Tw ❖同步时序通过插入等待状态，来使速度差别较大的两部分保持同步 ❖在读写总线周期中，判断是否插入Tw
1. 在T3的前沿检测READY引脚是否有效 2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转第1步 3. 如果READY有效，执行完该T状态，进入T4状态
运 算 器
PSW标志 寄存器
DS
ES
地
SS
址
CS
加
法
IP
器
地址总线AB
、、、
指令1
地
指令2
数据暂存器
数据总线DB
址
指令3 指令4
译
、、、
指 令 队
总线 接口 控制
控制总线CB
数据1
码
数据2
列
电路
器 9Ah
指令译码器
、、、
执行部件控制电路
指令MOV AL, [BX]包含一个从存储器读操作
存储器写总线周期
1.读/写总线周期
存储器读总线周期 CLK
M/IO* A19/S6～A16/S3
T1
T2
T3
T4
A19～A16
S6～S3
AD15～AD0 ALE RD*
A15～A0
输入数据
READY
（高电平）
T1状态——输出20位存储器地址A19～A0，M/IO*输出高电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址(定性描述！)
7. DEN 变为低电平， 允许数据收发器进 行数据传送
8. RD变为低电平， RD信号发给被地址 信号选中的存储单 元或I/O端口, CPU 将进行读操作。
（3） T3状态：（数据节拍）
9. 内存单元或者 I/O端口将数据送 到数据总线上， CPU通过 AD15~AD0接收数 据。
（4） TW状态：（等待节拍）
❖总线时序描述CPU引脚如何实现总线操作 什么是总线操作？ 什么是总线周期？ 何时有总线周期？ 如何实现同步？
2.5.1 系统的复位与启动
当8086在RESET引脚上检测到一个脉冲的上升沿时,它将停止正在 进行的所有操作,处于初始化状态,直到RESET信号变低。
CLK
RESET 输入
内部 RESET
T2状态——输出控制信号RD*
T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送
I/O读总线周期
ALE
AD0
AD1
AD2
AD3
AD4
AD5
AD6
8 AD7
0
数据
8
6 AD8
AD9
AD15
AD16 AD17 AD18 AD19 BHE
…
8282
DI0 DO0 DI1 DO1 DI2 DO2 DI3 DO3 DI4 DO4 DI5 DO5 DI6 DO6 DI7 DO7 OE STB
线
无效
CPU复位时8086/8088各个内部寄存 器的值：
由于复位后CS为FFFFH,IP为0000H,所以启动时就会从主存地址 0FFFF0开始执行指令。
在这个地址单元中存放着一条无条件转移指令，将程序转移到系统程 序的入口处。
执行系统相关程序，经过7个时钟周期后系统启动并正常工作。
2.5.2 最小模式系统总线周期时序
ቤተ መጻሕፍቲ ባይዱ
2.5.3 最大模式系统总线周期时序(自学)
图2.15 最大模式系统读总线周期时序
本节重点: RESET信号的作用是什么？ 总线周期、总线操作的基本概念。 总线周期的基本操作包括哪些？
2.6 Intel 80x86系列微处理器简介P61（自学！） 2.7 例题解析：P66（自学！）
第2章练习（第二次练习）
2. A19~A0上出现地 址信号。
3. ALE上出现正脉 冲信号，利用其下 降沿锁存地址。
4. DT/R变低电平， 数据收发器处于接 收状态
5. BHE信号有效， 高八位数据总线上 的信息可以使用。
（2） T2状态：（准备节拍）
6. 地 址 信 号 消 失 ， AD15~AD0 变 为 高 阻 态，为读入数据做准 备。 A19/S6~A16/S3 及BHE/S7上输出状 态信号S7～S3。
三态门 输出信号
宽度至少为4个时钟周期 浮空
不作用状态
图2.12 复位操作时序
8086CPU复位后总线信号：
AD15-AD0
三 态
A19/S6-A16/S3
输 出
BHE/S 7
DEN
线 M/IO WR RD
高阻状态
DT/R INTA
非
三 态
ALE、HLDA、QS0、QS1： 低电平
输 出
RQ/GT1,RQ/GT0 :高电平
2.5 8086微处理器的时序
8086的主要操作功能：
1. 系统的复位和启动操作 2. 总线操作 3. 中断操作 4. 最小工作模式下的总线保持 5. 最大工作模式下的总线请求/授权
2.5 8086微处理器的时序
❖时序（Timing）是指信号的高低电平（有效或无效）变化及信号相互 间的时间顺序关系。 ❖CPU时序决定着系统各部件间的同步和定时
CLK M/IO* A19/S6～A16/S3
T1
T2
A19～A16
T3
T4
S6～S3
AD15～AD0 ALE
WR*
A15～A0
输出数据
READY
（高电平）
T1状态——输出20位存储器地址A19～A0，M/IO*输出高电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址
T2状态——输出控制信号WR*
10. CPU在T3状 态开始的下降沿 对READY信号
进行采样，若为 低电平，则在T3 之后插入等待状 态TW，在TW状 态的下降沿继续 进行READY信
号采样，直到信
号为高电平后，
才执行完当前 TW状态，进入 T4状态。
（5） T4状态： （采样、结束节拍）
11. 在 T4 状 态 和 前一个状态交界 的下降沿处， CPU 对 数 据 总 线 进行采样，从而 获得数据。
DI0 DO0
DI1 DO1
8282
DI7 DO7
数据
OE STB
8282 OE STB
图 2.6A 8282
锁 存 器 和 8086 的 连 接
图2.6B 8286收发器和8088的连接
（1） T1状态： (地址节拍)
定量分析！
1. M/IO有效，指出 CPU 将 对 内 存 还 是 I/O接口进行操作。
时序图以时钟脉冲信号作为横坐标轴，表示时间顺序；纵轴 上是有关操作的引脚信号随时间发生变化的情况。
2.5.2 最小模式系统总线周期时序
❖总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数 据交换的过程。 ❖总线操作是指CPU通过总线对内存和外设的各种操作
8086的总线操作主要有： 存储器读、I/O读操作 存储器写、I/O写操作 中断响应操作 总线请求及响应操作
12. DEN 在 T4 状 态的中间变为高 电平，数据收发 器与总线断开。
例： 假设 (DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行 MOV AL, [ BX ]
寄存器组 AH AL AX BH BL BX CH CL CX DH DL DX
SI DI BP SP
Page 69 1、3、4、6、7、8、9、11
2.总线保持 系统工作在最小模式时,如果CPU以外的其它模块(如DMA)需要占用总 线,就会向CPU提出请求; CPU收到请求后,如果同意让出总线使用权,就会向请求模块发出响应 信号,此时请求模块占用总线; 请求模块用完总线后将总线控制权还给CPU。
图2.14 最小模式系统中总线保持请求与响应时序（自学）
总线操作：CPU通过总线完成与存储器、I/O端口之间的操作。
时钟周期：又称为一个“T”状态，是微处理器工作的最小时间单 位。
指令周期：执行一条指令所需要的时间。
总线周期：完成一次对存储器或I/O端口的操作所需要的时间。 总线读操作：CPU从存储器或者外设端口读取数据。 总线写操作：CPU把数据写入存储器或者外设端口。