锁相环路主要内容：模块介绍项目训练1、模块介绍1.1 锁相环路基本工作原理图6-1 锁相环路的基本组成框架鉴相器（PD ）：用以比较i u 、o u 相位， 输出反映相位误差 的电压()D u t 。

环路滤波器（LF ）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。

压控振荡器（VCO ）：在()C u t 控制下输出相应频率o f 。

图6-2 o U 与i U 的频率和相位之间的关系两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。

若i o ωω≠，则称电路处于失锁状态，()i u t 和()o u t 之间产生相位变化，鉴相器输出误差电压()D u t ，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()C u t ，控制VCO 的角频率o ω，去接近i ω。

最终使i o ωω=，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相位误差。

1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD)设压控振荡器的输出电压为[])(cos )(o 0o om o t t U t u ϕω+=ωo0 是压控振荡器未加控制电压固有振荡角频率， ϕo(t)是以ωo0为参考的瞬时相位， 环路输入电压为)sin()(i im i t U t u ω=，其相位可改写为)()(i o0o0i o0i t t t t t ϕωωωωω+=-+=， 则()i u t 与()o u t 之间的瞬时相位差为)()()(o i e t t t ϕϕϕ-=， 设鉴相器具有正弦鉴相特性，则[])(sin )(e d D t A t u ϕ=。

二、压控振荡器(VCO)在c u = 0 附近，控制特性近似线性：o o0o c ()()t A u t ωω=+o rad /(s )A V ⋅式中，是控制灵敏度（增益系数），单位可见压控振荡器是一个理想的积分器，将积分符号用微分算子p =d/d t 的 倒数表示，则得)()(c oo t u pA t =ϕ 1. 3 集成锁相环路按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL 和专用PLL 。

1.3.1模拟锁相环L562图6-3 L562的原理框图及芯片图L562的原理框图如图5-3所示。

L562内部VCO 采用射极耦合多谐振荡器电路。

设起始时V 1导通、 V2截止，则V CC 通过V 3 、 V 1向C 充电，充电电流为I 02 。

由于V 1导通时U E1≡ V CC –U BE(on) ，故C 充电使U E2下降，当其下降到（ V CC – U D –U BE(on) ）时， V 2导通,使U C2由V CC 下降为 （ V CC – U D ），致使V 1截止， V CC 通过V 4、 V 2向C 反向充电，充电电流为I 01 ，使U E1下降，直到引起V 1重新导通、 V2又截止。

如此循环振荡频率为0m c 0o D D()()44c I g u t f A u t CU CU === 0m c mo D ()VCO 4I g u t g A CU ==式中是的控制灵敏度1.3.2数字锁相环CC4046锁相环CC4046为数字PLL ，内有两个PD 、VCO 、缓冲放大器、输入信号放大与整形电路、内部稳压器等。

它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz ，内部VCO 产生50% 占空比的方波，输出电平可与TTL 电平或CMOS 电平兼容。

同时，它还具有相位锁定状态指示功能。

锁相环CC4046的原理框图及芯片图如图6-4所示。

图6-4 锁相环CC4046的原理框图及芯片图信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。

PDⅠ由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率PDⅠ由异或门构成，具有三角形鉴相特性。

它要求两个输入信号均为50%占空比的方波。

当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率。

通常输入信噪比以及固有频差较小时采用PD ，输入信噪比较高或固有频差较大时，采用PDⅡ。

R1 、R2、C 确定VCO 频率范围。

R1 控制最高频率，R2 控制最低频率。

R2=∞时，最低频率为零。

无输入信号时，PDⅡ将VCO 调整到最低频率1.4 锁相环路的应用简介一、锁相环路的基本特性（1）环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。

（2）频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。

（3）窄带滤波特性：可以实现高频窄带带通滤波。

二、锁相鉴频电路图6-5 锁相鉴频电路原理框图工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。

只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压u c(t) 就是输入调频信号的原调制信号。

要求：捕捉带＞输入调频信号的最大频偏环路带宽大于输入调频信号中调制信号的频谱宽度三、调幅波的同步检波图6-6锁相同步检波的原理框图工作原理：输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。

再利用同步检波器可以得到解调电压输出。

注意：压控振荡器输出电压与输入已调信号的载波电压间有π/2的固定相移，因此须经过π/2的移相器加到同步检波器上，这样才能使VCO输出电压与已调信号的载波电压同相。

四、锁相接收机（利用窄带跟踪特性）信号频率漂移较严重时，若采用普通接收机，就要求带宽较宽，这可能导致接收机输出信噪比严重下降而无法检出有用信号采用锁相接收机，利用PLL 的窄带跟踪特性，就可自动跟踪信号频率进行接收，有效提高输出信噪比。

图6-7 锁相接收机原理框图学习项目小结：通信与电子设备中广泛采用的反馈控制电路有自动增益控制电路（AGC）、自动频率控制电路（AFC）和自动相位控制电路（APC），它们用来改善和提高整机的性能。

AGC用来稳定输出电压或电流的幅度；AFC 用于维持工作频率的稳定；APC 又称锁相环路（PLL），用于实现两个电信号的相位同步。

锁相环路是利用相位的调节以消除频率误差的自动控制系统，由鉴相器、环路滤波器、压控振荡器等组成。

当环路锁定时，环路输出信号频率与输入信号（参考信号）频率相等，但两信号之间保持一恒定的剩余相位误差。

锁相环路广泛应用于滤波、频率合成、调制与解调等方面。

在锁相环路中应搞清楚两种自动调节过程，若锁相环路的初始状态是失锁的，通过自身的调节，由失锁进入锁定的过程称为捕捉过程；若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁定的过程，称为跟踪过程。

捕捉特性用捕捉带表示，跟踪特性用同步带表示。

锁相频率合成器由基准频率产生器和锁相环路构成，基准频率产生器为合成器提供高稳定的参考频率，锁相环路则利用其良好的窄带跟踪特性，使输出频率保持在参考频率的稳定度上。

采用多环锁相或吞脉冲可变分频器，可使锁相频率合成器的工作频率提高，又可获得所需的频率间隔。

2、项目训练项目训练十三锁相式数字频率合成器实验一、实验目的1. 进一步加深对锁相环工作的基本原理。

2. 掌握锁相式数字频率合成电路的工作原理。

二、预习要求复习反馈控制电路的相关知识。

三、实验仪器设备1. 双踪示波器；2. 频率计3. TPE-GP3 高频电路实验箱主机箱四、实验电路说明锁相式数字频率合成电路结构框图见图17-1。

图17－1 频率合成电路结构框图1. 锁相式数字频率合成电路的组成及工作原理图中结构可由CD4046及外围电路组成，其中相位比较器和压控振荡器功能电路由CD4046完成。

1／N分频电路是由三组可预置分频电路完成，各组均由CD4522可编程二进制4位1／N计数器组成，每组分频可用“接入+5V的方法”以8421码的形式对计数器进行预置，也可用单片机编程去控制，分频比的选择范围为1～999（针对三组分频电路而言），总共可预置999个频率点，它是构成锁相式数字频率合成器的重要单元电路，即可编程分频电路。

按所需分频比，先预置各位（即个位、十位和百位）的数据，然后输入频率为f i 的方波信号U i到CD4046的相位比较器SIGN in端(14脚)，压控振荡器产生频率为f0的输出信号U0，经可编程分频电路分频，得到频率为f f的方波信号U f，送至CD4046的相位比较器COMP in(3脚)。

两个信号经CD4046相位比较器的比较，锁相环锁定时可得到：fi ＝ff已知：f i＝f0/N则：f0＝Nf i因此，当f i保持不变，改变可编程分频电路的分频比N，压控振荡器（VCO）的输出频率f0(也就是频率合成器的输出频率)就会相应改变。

由此可知，只要输入任意固定信号频率f i(在一定的频率范围内)，就可得到所需要的频率，其频率间隔为f i，选择不同的f i，就可获得不同的f i频率间隔。

例如：设f i=2KHz N=64则: f0=N×f i=64×2KHz=128KHz。

2. 实验电路使用的相位比较器和环路低通滤波器CD4046内部有两个相位比较器，其中相位比较器要使锁相范围尽量大，一般要求两个比较信号（进入CD4046的3和14脚）的占空比必须为50％的方波，而相位比较器Ⅱ为过沿控制式比较器，只由两个信号的上升沿作用，所以不要求波形占空比必须为50％的方波。

本实验电路的锁相环电路与锁相式数字频率合成器电路二者均组合在一起，由于相位比较器的比较信号来自于可编程分频电路，占空比不是50％的方波，所以本实验电路就选用了相位比较器Ⅱ。

它具有鉴频和鉴相功能，当两个输入信号U i和U f频率差较大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f f逼近f i，当f f=f i时，环路由鉴频器工作状态自动转入鉴相工作状态，这种鉴相器将鉴频与鉴相结合起来工作，的确很方便。

相位比较器Ⅱ输出的相位误差电压是周期性脉冲波形，需使用低通滤波器将其滤波平滑，得到一直流控制电压，用来控制VCO（压控振荡器）的频率和相位，使其向减小误差的方向变化，从而消除频差与相差，达到锁定状态。

而高频噪声和其它交流谐波分量将被滤波器抑制。

实验电路中的低通滤波器是由R、C元件组成的。

五、实验内容与步骤实验电路原理图下图17－2（实验箱上CD4046“芯片图形”中的R1R2标反，以指导书中的图形为准）1. 实验说明(1) 在实验箱上找到锁相式数字频率合成电路单元，分清各个单元和器件的功能与作用。