触Fl发ip器- F是lo构p，成简时写序为逻辑FF电，路又的称基双本稳单态元触电发路器。。
本章的重点:
1.各种电路结构的触发器所具有的特点； 2.触发器逻辑功能的分类和触发器逻辑功能的描述方法。 3.要注意区分触发器的电路结构和逻辑功能这两个不同的 概念。
精选课件
3
5.1 概述
广东工业大学 自动化学院
一、触发器的特点
(1)有两个稳定状态(简称稳态)，用来表示逻辑 0 和 1。
一个触发器可存储 1 位二进制数码 (2)在输入信号作用下，触发器的两个稳定状态可相互转换
(称为状态的翻转)。 (3)输入信号消失后，新状态可长期保持下来，具有记忆功能。
精选课件
4
5.1 概述
广东工业大学 自动化学院
二、触发器的分类
输入没有小圆圈 表示高电平有效
精选课件
12
广东工业大学 自动化学院
5.2 SR锁存器
2. 用与非门组成的锁存器 • 特性表（或功能表） • 电路组成
精选课件
13
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端
复位端或置0输入端
输入有小圆圈 表示低电平有效
精选课件
14
Clock 是一串周期和脉宽 一定的矩形脉冲。
具有时钟脉冲控制的触发器统称为时钟触发器， 又称钟控触发器。
电平触发器（也称同步触发器）是其中最简
单的一种。
精选课件
20
广东工业大学 自动化学院
广东工业大学 自动化学院
5.2 SR锁存器
[例] 设下图中触发器波初形始分状析态举为例0，试对应输入波形
画出 Q 和 Q' 的波形。
保持
R'D R
Q R'D
S'D S
Q' S'D
保持 置 0 置 1 置0
初输态入为有0小，圆故圈保持为 0。
表解示：低电平有效
Q
Q' 精选课件
15
广东工业大学 自动化学院
锁存器---不需要触发信号，由输入信号直接完成置0或置1 操作。
触发器---需要一个触发信号（称为时钟信号CLOCK)，只有 触发信号有效时，才按输入信号完成置0或置1操作。
精选课件
6
广东工业大学 自动化学院
5.2 SR锁存器
一、电路结构与工作原理
1. 用或非门组成ቤተ መጻሕፍቲ ባይዱ锁存器 • 电路组成
Q和Q′为互补输出端 ，正常工作时，它们的 输出状态相反。通常用 Q的状态表示触发器的 状态，即:
《数字电子技术基础》教学课件
第5章 触发器
精选课件
1
目录
广东工业大学 自动化学院
53.1
概述
5.2
SR锁存器
53.3
电平触发的触发器
5.4
脉冲触发的触发器
53.5
边沿触发的触发器
5.6 触发器的逻辑功能及其描述方法
精选课件
2
5.1 概述
广东工业大学 自动化学院
在各种复杂的数字电路中不但需要对二值信号进行数 值运算和逻辑运算，还经常需要将运算结果保存下来。为 此，需要使用具有记忆功能的基本逻辑单元。能够存储1 位二值信号的基本单元电路统称为触发器。
01 Q＝0
Q＝1
锁存器为“0” 态
精选课件
8
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
C . RD＝0，SD＝0时
0
10
10
01
10
• 若Q = 0
Q＝0
Q＝1
• 若Q = 1
Q＝1
Q＝0
锁存器为“0” 态
锁存器为“1” 态
0
锁存器的状态保持不变
精选课件
9
广东工业大学 自动化学院
5.2 SR锁存器
触发器次态与输入信号和电路原有状态之 间关系的真值表。
保持
次态 指触发器在输入信号变化后的状态，用 Q* 表示。 清“0”
现态 指触发器在输入信号变化前的状态，用 Q 表示。
置“1” 精选课不件 允许
SR锁存器存在约 束条件。
11
广东工业大学 自动化学院
5.2 SR锁存器
• 图形（逻辑）符号
置位端或置1输入端 复位端或置0输入端
• 工作原理
d . RD＝1，SD＝1时
Q＝0
Q＝0
“禁止”态
01
• Q和Q'违背互补输出的条件。
10
10
• 当RD和SD同时去掉高电平 加低电平时
输出状态不定
10
10
不允许输入RD = SD = 1的信号
01
即SR锁存器存在约束条件。
精选课件
10
广东工业大学 自动化学院
5.2 SR锁存器
• 特性表（或功能表）
16
广东工业大学 自动化学院
5.2 SR锁存器
二、动作特点
直接控制：输入信号直接加在输出门上，在输入 信号全部作用时间内，都能直接改变输出端的状 态（即只要有输入信号，就能作用于电路)。故又 称该电路为直接复位、置位锁存器。
精选课件
17
广东工业大学 自动化学院
5.2 SR锁存器
三、应用举例
利用SR锁存器的记忆功能可消除机械开关振 动引起的干扰脉冲。
信号输 入端
Q = 0，Q′ = 1时，称为 触发器的“0”态。
互补输
出端
精选课件
Q = 1，Q′ = 0时，称为 触发器的“1”态。
7
广东工业大学 自动化学院
5.2 SR锁存器
• 工作原理
10 0 0 10
a . RD＝0，SD＝1时
Q＝1
Q＝0
锁存器为“1” 态
10
b . RD＝1，SD＝0时
5.2 SR锁存器
S'D
R'D
Q 保0持 Q'
1
假设Q的初态为 0，试对应输入波形画 出 Q 和 Q' 的波形。
结论：不允许在两个输入端 保持 保持 同时加输入信号:
00 1 00
01
a、信号同时存在时， 两输出端均为高电平；
1 0 1 01
00
b、信号同时撤消时， Q的状态无法确定；
精选课件
c、信号分时撤消时， Q的状态由输入决定。
干扰 脉冲
开关由断开变至
稳定闭合的uo波形
精选课件
18
广东工业大学 自动化学院
5.2 SR锁存器
SD’
B有0
就置0
RD’
A有0 就置1
开关切 换到A
精选课件
开关切 换到B
19
广东工业大学 自动化学院
5.3 电平触发的触发器
在数字系统中，为协调各部分的动作，常常要求某些 触发器在同一时刻动作（即改变状态，也称为翻转），这 就要求有一个同步信号来控制，这个控制信号叫做时钟信 号（Clock），简称时钟，用CLK表示。
1. 按触发方式分
电平触发
脉冲触发
边沿触发
2. 按逻辑功能分
SR 触发器 D 触发器 JK 触发器 T 触发器
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、驱动表(激励表)、状态 转换图（状态图）和波形图(时序图)等。
精选课件
5
广东工业大学 自动化学院
5.2 SR锁存器
SR（Set-Reset）锁存器（又叫基本RS触发器）是各种 触发器构成的基本部件，也是最简单的一种触发器。