qN ATSi 2COXb
阈值电压为：
VT,bd
VT ,ba

CSiCOXb
COXf CSi COXb
VGb VGb,a
VT ,bi

CSiCOXb COXf CSi COXb
VGb VGb,i
4.10.3 SOI MOSFET的电流特性
由于背栅与正栅存在电荷耦合，SOI MOSFET 漏源电流应
ID,ad

Z L
nf
COXf

VGf
VGf ,a
VD
1
Cbb COXf
VD2 2

Cbb COXf
VD
VGb,a
VGb
Cbb 2COXf
Cob Cb
VGb,a VGb
2
随着VGb的增大，背面耗尽的区域增大，将使电流增 加，趋近于背面从源到漏均耗尽的情况。
VT ,bd
VD
1
CSi
CSiCOXb COXb COXf

VD 2
2

由于背面耗尽时，正栅阈值电压随随背栅电压的增大而 下降，故漏电流随背栅电压的增大而增大。
C、背面在源附近积累，漏附近耗尽 VGb,a L VGb VGb,a
当漏电压较大时，尽管在源附近背面积累，漏附近仍 然可能背面耗尽
4.10 SOI MOSFET
随着器件尺寸不断缩小，体硅MOS器件技术发展已经越来 越接近基本物理极限。为了克服尺寸缩小带来的栅介质隧穿及 短沟道效应，平面MOS器件采用了高K栅介质、衬底非均匀掺 杂以及应变沟道等手段来改善体硅MOS器件的性能。在MOS器 件进入纳米时代，开发一些新的器件结构将有助于CMOS技术 克服按比例缩小的限制，继续日新月异地发展。

Z L
nf
Q 2Fp VD
2Fp
n
y dsf
y
在VGb较小时，从源到漏整个背面积累，随着VGb增加， 漏端背面耗尽，当背栅电压继续增加，背面耗尽部分从漏向
源方向扩展，直到整个背面耗尽。
A、背面从源到漏均积累 VGb VGb,a L
ID,a

Z L

nf COXf VGf
4.10.1 SOI MOSFET 结构特点
SOI MOSFET是一种采用SOI(Silicon On Insulator)衬底材
料制备的器件。
器件特性与顶层硅膜的厚 度关系密切。根据硅膜的厚度 和硅沟道中掺杂浓度的情况， 器件可以划分为厚膜器件、薄 膜器件以及介于两者之间的中 等膜厚器件。
沟道中耗尽区的宽度xd为
VT ,ba
VFBf
1
CSi COXf

2Fp


qN ATSi 2COXf
2、背面反型时 正背界面电势均为二倍费米势，，Sf Sb 2Fp
VT ,bi
VFBf
2Fp

qN ATSi 2COXf
背界面反型与背界面积累时相同，阈值电压与背栅电压 无关。关。
Sf

1

CSi COXb

Sb


qN ATSi 2COXb
上述两式反映了正栅和背栅之间的电荷耦合情况。联立二式
可得出器件阈值电压与背栅偏压及器件参数之间的关系。当
器件达到阈值电压情况下，正面反型导通，而背面存在积累、
反型和耗尽三种情况。
1、背面积累时
背界面电势为零， ；正界面电势为二倍费米势，即Sf 2Fp
3、背面耗尽时
正面电势为二倍费米势，，Sf 2Fp
背面电势变化较大且与背栅压VGb密切相关，背界面电势 的变化范围从积累时为零变化到反型时的
（1）背面积累时的背栅压
VGb,a
VFBb

CSi COXb
2Fp

qN ATSi 2COXb
（2）背面反型时的背栅压
VGb,i
VFBb

2Fp
当硅膜的厚度小于xd时，正背面存在电荷耦合，称为薄膜器 件也被称作全耗尽器件（Fully Depleted，FD）简称FD器 件硅。膜。厚度处于厚膜和薄膜之间的器件称作中等膜厚器件。不 同背栅偏置电压，可以呈现厚膜器件或薄膜器件特性。
体硅器件
部分耗尽器件
薄膜全耗尽器件
4.10.2 SOI MOSFET一维阈值电压模型

VT ,ba
VD

1

CSi COXf

VD 2
2

此时，背面积累时的导通电流与背栅电压VGb无关，其 原因在于背面积累电荷阻止了背面电场向硅层的穿透。
B、背面从源到漏均耗尽 VGb,a VGb VGb,i
ID,d

Z L
nf COXf
VGf

CSi

q COXf
当背面耗尽时，sb 从积累时的0变化到反型时的 2FpSbd来自 ln10 kTq
VG
S
ln10 kT
q

1
CSiCOXb

COXf CSi COXb
一般情况下，埋氧化层厚度远大于硅层厚度和正 栅氧化层厚度。即：
对于短沟道器件，必须考虑 二维电势分布的影响，
在忽略沟道中的可动电荷 和埋氧化层边缘电场，并假设 埋氧化层中电场均匀的情况下， 对图中区域采用高斯定理。得 出关于正表面电势和电场的二 阶微分方程：
sTSi

Esf y y
COXf VGf VFBf sf
d 2
dx2

qN A
s
硅膜正背界面的电势分别为ϕsf和ϕsb，硅膜电容为 CSi s TSi 求解一维泊松方程，得出正背栅压的表达式
VGf
VFBf

1

CSi COXf

Sf

CSi COXf
Sb
qN ATSi 2COXf
VGb
VFBb

CSi COXb
表示为正栅电压、背栅电压以及漏极电压的函数 ID VGf ,VGb,VD 。
采用体硅器件的假设：即恒定迁移率、缓变沟道近似、 均匀掺杂并忽略扩散电流，并假定仅存在正面沟道导电。
ID


Z
nf
Qn

y

dV dy

Znf
Qn

y

dsf
dy
y

从y=0到y=L积分，得到：
ID
(1) 对于厚膜器件，正栅和背栅之间没有耦合，只需考虑正 栅器件的特性，阈值电压与体硅器件一致。
(2) FD SOI器件硅膜厚度小于正栅和背栅的耗尽层之和，正 栅和背栅相互耦合，阈值电压相互影响。为了简化分析，忽略 源和漏影响的短沟道效应，只考虑一维SOI MOS 结构模型。
硅层满足一维泊松方程：
和 COXb CSi
COXb COXf
故有
Sbd Sba
对SOI MOSFET而言，背面耗尽时的亚阈值斜率小于背 面积累时的亚阈值斜率，背面耗尽器件具有更小的泄漏电流。
在背面耗尽时，亚阈值斜率可达到近似理想值： S ln 10 kT
q
4.10.5 短沟道SOI MOSFET 的准二维分析
4.10.4 SOI MOSFET的亚阈值斜率
仅考虑正面沟道导电，类似于体硅器件可得，
S

dVG
d lg IDsub


ln
10
d
dVG
ln IDsub


ln 10
kT q
dVGf
dsf
当背面积累时，s，b 0
Sba

ln10 kT
q
VGf
Sf

ln
10
kT
1
sTSiTOX
OX
1
COXb COXf

COXb CSi

SOI MOS器件的正表面势与短沟道体硅器件具有相同 的形式。
沟道长度与特征长度的比值L/λ1表征了器件的短沟道特 性。减小栅氧化层厚度、硅层厚度以及埋氧化层厚度，都可 以减小特征长度，减小短沟道效应。
通常，埋氧化层厚度远大于硅层厚度和正栅氧化层厚 度，得出短沟道SOI MOSFET特征长度的简化表达式：
y
COXb VGb VFBb sb y
qN ATSi
求解得到正表面电势分布响，
sf

s0

Vbi
VD
s0

s inh y sinhL
1 1

Vbi

s0

sinhL sinhL
y
1
1


λ1是表征短沟道效应的特征长度：
1
sTSiC~ COXf COXb
xd
2 s 2Fp
qN A
当硅膜的厚度大于2xd时，叫做厚膜器件，厚膜器件在正界面 和背界面分别存在一个耗尽区，且两个耗尽区之间不重合， 中间存在一个中性区域。这种器件一般也称为部分耗尽SOI MOSFET(Partially Depleted SOI MOSFET)，简称PD器件。
1
s OX
TSiTOXf
SOI MOSFET的特征 长度不仅可以通过减小栅氧 化层厚度来降低，还可以通 过减薄硅膜厚度来降低。
可以通过采用超薄硅 膜来减小短沟道效应，降低 关态泄漏电流，从而降低了 对栅氧化层厚度减薄的限制