湖北民族学院信息工程学院课程设计报告书题目: 基于TMS320VC5402的DSP最小系统设计专业：电子信息科学与技术班级： K0308414学号：K*********学生姓名：***指导教师：**2011 年 04 月 21 日摘要该文设计的D S P最小系统可应用于简单的工程研究和应用开发。
文中所设计的DS P 最小系统由TI公司的定点DSP芯片TMS320VC5402及其相关电源和时钟电路、片外扩展存储器、标准JTRA接口构成。
本文的原理图制作用的是protel软件。
系统框图用Visio软件绘制。
关键词：D S P最小系统；protel软件；Visio软件AbstractThis paper designs the DSP minimum system can be applied to simple engineering research and application development. Paper designed DSP minimum system consists of fixed-point DSP chip TI's TMS320VC5402 and its associated power supply and clock circuitry, chip extended memory interface consists of standard JTRA. Schematic of this article make use of the protel software. System block diagram drawn using Visio software.Keywords: DSP minimum system; protel software; Visio software信息工程系课程设计任务书年月日目录目录 (6)1引言 (7)2硬件设计 (8)2.1TMS320VC5402芯片的选择 (8)2.2位电路设计 (8)2.3电源电路设计 (9)2.4时钟电路的设计 (10)2.5仿真电路的设计 (10)2.6存储器电路设计 (11)2.7外扩程序存储器电路 (12)3 软件设计 (13)3.1 卷积的原理 (13)3.2 实验程序 (13)3.3实验结果 (14)4 结论 (15)图9 (15)5参考文献 (16)1引言数字信号处理器(Digital Signal Processor ，DSP ) 是采用数字计算的方法对信号进行处理的专用芯片，具有精确、可靠性好、易于大规模集成等优点。
近年来，它的应用范围遍及了整个信息技术领域。
D S P系统设计包括硬件设计和软件设计两个方面。
硬件设计部分的主要工作是选择合适的D S P芯片及其外围设备，电源电路、复位电路、外扩存储器电路、晶振电路、仿真电路等，来搭建D S P 最小系统，其框图如图0。
在此硬件平台上，我们可以进行软件设计，实现基本的DSP功能如卷积实验F S K调制方式及F I R滤波器的实现等，利用示波器观察结果。
通过这项实验，我们可掌握D S P 硬件调试方法，增加对D S P开发过程理解和掌握。
图02硬件设计2.1TMS320VC5402芯片的选择DSP算法往往比较复杂，从而对芯片的要求也很高。
但算法太复杂会造成芯片处理速度达不到要求，应在算法的计算量和处理时间两者之间取折中。
高精度高性能的专业应用场合可采用浮点芯片，如Ⅱ公司的T M S 3 2 0 6 7 X X，A D公司的等，低成本的工业和消费领域一般多采用定点D S P芯片，如T M S 3 2 0 V C 5 4 X 等。
通过阅读D S P ( T M S 3 2 0 V C 5 4 0 2或T M S 3 2 0 1 ．Y 2 d 0 7 ) 及相关器件数据手册，在D S P子系统模块中选用T I 公司的定点D S P芯片T MS 3 2 0 V C 5 4 0 2 ，该芯片采用先进的修正哈佛结构，片内共有8条总线(1条程序存储器总线、3条数据存储器总线和4条地址总线) 、C P U 、在片内存储器和在片外围电路等硬件，使TMS 320 VC5402具有功耗小、速度快(最高可达100MHz ) 、高度并行等优点，同时该芯片具有较高的性价比，是为实现低功耗高性能专门设计的定点D S P芯片。
2.2位电路设计对于实际的DSP应用系统，特别是产品化的DSP系统，其可靠性是一个不容忽视的问题。
由于DSP系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重的系统问题可能出现死机现象。
为了克服这些情况，除了在软件上做一些保护措施外硬件上必须做相应的处理。
硬件上最有效的保护措施是采用具有看门狗(watchdog)功能的自动复位电路相结合的方式。
自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次进行复位的能力。
基本的原理就是通过电路提供一个用于监视系统运行的监视线当系统正常运行时，应在规定的时间内给监视线提供一个高低电平变化的信号，如果在规定时间内这个信号不发生变化，自动复位电路就认为系统运行部正常并对系统进行复位。
自动复位功能可以通过“看门狗”芯片实现，如图1就是用MAX706T芯片搭建的“看门狗”电路。
图1一般在DSP 系统中，还应提供手动复位的功能，使得DSP系统的使用者可以根据自己的判断对系统进行复位。
手动复位的设计很简单，如图2所示，只要在地线和DSP复位输入引脚之间接一个按钮即可实现。
图22.3电源电路设计TI公司的TMS320C5402芯片分两种电源供电：内核电源（CVdd）和I/O电源（DVdd）。
其中，I/O电源需要3.3V电压，而内核需要的电压为1.6V或1.8V，降低内核的主要目的还是降低功耗。
TI公司提供了两种输出电源芯片，也被称为电源管理器。
如TPS73HD301、TPS73HD325和TPS73HD318。
其中TPS73HD301的输出电压一路3.3V、一路可调输出（1.2~9.75V），电压的调节是通过改变两个外接电阻的阻值来实现的；TPS73HD325输出一路是3.3V、一路是 2.5V;TPS73HD318输出电压为一路 3.3V、一路 1.8V。
每路电源的最大输出电流为750mA。
芯片还提供两个宽度为200ms的低电平复位脉冲，可以实现电源管理器对自身的输出电压的监视。
如果自身的输出电压因为某些原因而低下或高于阀值，就会发出低电平脉冲，如果脉冲信号通到与DSP芯片相应的复位引脚RS,那么DSP芯片将会重新启动，从而在电压不稳定的情况下起到了保护DSP芯片的作用。
相应的电路如图3。
μF图3图中Vcc 由外部电源提供，并且接一个发光二极管查看输入电压情况。
图中的电容均为旁路电容，起到滤波的作用，因为DSP 芯片工作于高频，所以电压的供给非常的稳定。
R5和R6之间的比例关系使TPS73HD301的可调电压输出端输出符合要求的内核电压，另一端的输出则为稳定的3.3V 。
2.4时钟电路的设计给TI 公司54系列DSP 芯片提供时钟的一般方法有两种：一种是利用DSP 芯片内部所提供的晶振电路，在DSP 芯片的X1和X2/CLKIN 之间连接晶振可启动内部振荡器；另一种方法将外部时钟源直接输入X2/CLKIN 引脚，X1悬空，采用封装好的晶体振荡器，这种方法使用起来方便，因而得到广泛的应用，因为无源晶振的体积要小的多，电路连接上也更为方便。
如图4为时钟电路。
20MC 10C 22PF图42.5仿真电路的设计设计一个DSP 系统，一般需要考虑系统的软、硬件调试，调试DSP 系统一般离不开DSP 仿真器，而仿真器通过仿真接口实现与DSP 之间的数据交互。
图5就是为仿真接口图。
J?图52.6存储器电路设计如果DSP系统对外部数据存储的运行速度要求不高，可采用常规的静态RAM，如果兼顾TMS320C54X的运行速度，可以采用高速数据存储器如ICSI64LV16。
这个芯片的电源电压为3.3V，与TMS320C54X外设电压相同，并有64KB,128K容量的芯片型号可供选择。
ICSI64LV16分别有16条地址和数据线，控制线包括片选-CE、读选通-OE、写允许-WE、高位字节选通-UB和低位字节选通-LB。
图6为救是TMS320C5402与ICSI64LV16连接示意图。
图62.7外扩程序存储器电路C5402有20条地址线，最多可扩展到1MB，现就以TA 公司的AT29LV1024 FlashROM图73 软件设计DSP最小系统能完成能完成常规的卷积实验。
下面我们就用Code Composer Studio软件开发系统来验证下卷积实验。
3.1 卷积的原理卷积运算在数字信号处理中用来描述一个线性时不变系统系统的相应。
在数字信号处理中它是一个重要的运算。
卷积运算可以用如下数公式描述：卷积和的运算在图形表示上可分为四步：1)翻褶。
先在哑变量坐标m上作出x(m)和h(m)，将h(m)以m=0垂直轴为轴翻褶成h(-m)。
2)移位。
将h(-m)移位n，即得h(n-m)。
当n为正整数时，右移n位当n为负整数时，左移n位。
3)相乘。
再将h(n-m)和x(m)的覆盖区样本值相乘。
4)相加。
把以上所有对应点的乘积叠加起来，即得y(n)值。
依上法取n=…,-2,-1,0,1,2,3,…各值，即可得全部y(n)值。
3.2 实验程序.mmregs.def begininput1 .usect "buf",64input2 .usect "buf",64output1 .usect "buf",64output2 .usect "buf",64output3 .usect "buf",64begin:nopnopSSBX SXMSSBX FRCTSTM #output1,AR5STM #input2+63,AR3RPT #63MVDD *AR3-,*AR5+STM #output3,AR6;卷积输出;卷积开始，移位n1+n2=64STM #63,BRCRPTB END_VOLUM-1STM #output2+63,AR4RPT #127 ;移位nDELAY *AR4-STM #input1,AR3STM #output2,AR;LD #0,ARPTZ A,#31MAC *AR3+,*AR5+STL A,*AR6+END_VOLUMnop.end3.3实验结果如图84 结论本设计选用合适的D S P 、电源模块、时钟电路、存储器电路设计搭建最小D S P系统，并在设计好的硬件平台上实现卷积实验。