《电工与电子技术基础》课程设计报告题目 4位二进制加法器学院（部）专业班级学生姓名学号5月日至 6月日共周目录技术要求·2摘要·2第一章系统概述1、总体设计思想·22、系统框图·33、工作原理·3第二章单元电路设计及分析1、加法器的选择·42、译码器Ⅰ的选择·83、译码器Ⅱ的选择·114、数码管的选择·13第三章系统综述及总体电路图1、系统综述·142、总体电路图·153、仿真结果·15第四章结束语收获与体会·16鸣谢·17附录1、元件材料清单·172、部分元器件引脚图·17参考文献··174位二进制加法器课题名称与技术要求课题名称：四位二进制加法器设计技术要求：1)四位二进制加数与被加数输入2)二位数码管显示摘要本设计通过八个数据开关将A4,A3,A2,A1和B4,B3,B2,B1信号作为加数和被加数输入四位二进制并行进位加法器相加，将输出信号S4,S3,S2,S1和向高位的进位C4通过译码器Ⅰ译码，再将输出的X4,X3,X2,X1和Y4,Y3,Y2,Y1各自分别通过一个 74248J译码器，最后分别通过数码管HVH实现二位显示。
本设计中译码器Ⅰ由三部分组成，包括一个2输入四与非门(74LS08D)、一个4位二进制全加器(74LS283N)和一个3输入或门(4075BD_5V)。
信号S4,S3,S2,S1和向高位的进位C4输入译码器Ⅰ，将得到的两组4位BCD码输出，将这两组4位BCD码分别输入BCD－7段译码／升压输出驱动器(74248J),使电路的后续部分得以执行。
第一章系统概述1、总体设计思想设计思路：两个4位二进制数的输入可用八个数据开关实现，这两个二进制数经全加器求和后最多可以是5位二进制数。
而本题要求用两位数码管分别显示求和结果的十进制十位和各位，因此需要两个译码器Ⅱ分别译码十位和个位。
综上所述，需要设计一个译码器Ⅰ，能将求和得到的五位二进制数译成8位BCD码，其中4位表示这个5位二进制数对应十进制数的十位，另4位表示个位。
而译码器Ⅱ有现成的芯片可选用，此处可选74LS248，故本课题设计重点就在译码器Ⅰ。
2、系统框图3、工作原理当输入4位二进制加数与被加数时，二进制加法器（）开始工作，和数最多产生5位二进制数，将该和数输入译码器Ⅰ，得到8位BCD码。
其中低4位表示这个5位二进制数对应十进制数的个位，高4位表示该5位二进制数对应十进制的十位。
分别将这两个4位BCD码输入译码器Ⅱ（），由译码器Ⅱ进行译码，为数码管显示做好准备，并为数码管提供驱动。
最终实现4位二进制数的加法，并将结果用二位数码管显示。
第二章单元电路设计及分析1、加法器的选择加法器有两种分别是串行进位加法器和超前进位加法器。
串行进位加法器由全加器级联构成，高位的运算必须等到低位假发完成送来进位时才能进行。
他虽然电路简单但是运算较慢，而且位数越多运行速度越慢T692就是这种。
超进位加法器由逻辑电路根据输入信号同时形成各位向高位进位。
使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位，这就省去了进位信号逐级传送的时间，因为这个有点所以我们选取这种加法器！为使设计简单所以选取74LS283型加法器。
(1)半加器所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。
(2)全加器当多位数相加时，半加器可用于最低位求和，并给出进位数。
第二位的相加有两个待加数Ai 和Bi，还有一个来自前面低位送来的进位数Ci-1。
这三个数相加，得出本位和数（全加和数）Si和进位数Ci。
这种就是“全加”。
表2就是全加器的逻辑状态表。
由表21)串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。
优点：电路比较简单。
最大缺点：进位信号是由低位向高位逐级传递的，运算速度慢。
{ SHAPE \*MERGEFORMAT |2)超前进位加法器为了提高运算速度，必须设法减小或消除由于进位信号逐级传递所消耗的时间，于是制成了超前进位加法器。
优点：与串行进位加法器相比，尤其是在位数较多的情况下，超前进位加法器的延迟时间大大缩短了。
缺点：电路比较复杂。
以下是超前进位加法器的工作原理：设定四位输入数据为A4,A3,A2,A1和B4,B3,B2,B1以及进位输入C0，四位输出S4,S3,S2,S1和一位进位C4输出。
根据超前进位产生电路的形成条件可得出，只要满足以下两条件中的任一个，就可形成进位C1，（1）A1，B1均为1；（2）A1，B1任一一个为1，且进位C0为1。
由此可得：C1=A1B1+（A1+B1）C0只要满足下述条件中的任一个即可形成C2，（1）A2,B2均为1；（2）A2,B2任一一个为1，且A1,B1均为1；（3）A2,B2任一一个为1，同时且A1,B1任意一个为1，且C0为1 由此可得：C2=A2B2+（A2+B2）A1B1+（A2+B2）（A1+B1）C0同理可得到C3，C4的表达式：C3=A3B3+(A3+B3)A2B2+(A3+B3)(A2+B2)A1B1+(A3+B3)(A2+B2)(A1+B1)C0C4=A4B4+(A4+B4)A3B3+(A4+B4)(A3+B3)A2B2+(A4+B4)(A3+B3)(A2+B2)A1B1+(A4+B4)(A3+B3)( A2+B2)(A1+B1)C0引入进位传递函数Pi和进位产生函数Gi.其定义如下:Pi=Xi+Yi.Gi=XiYiPi的意义是:当Xi,Yi中有一个为1时,若有进位输入,则本位向高位传送此进位,这个进位可看成是低位进位越过本位直接向高位传递的.Gi的意义是:当Xi,Yi均为1时,不管有无进位输入,本位定会产生向高位产生的进位。
将Pi,Gi代入C1~C4式,便可得:C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0由以上分析可得出在输入项为A4,A3,A2,A1和B4,B3,B2,B1以及进位输入C0时,各个输出项S4,S3,S2,S1和进位输出C4分别为:S4=A4○+|B4○+|C4S3=A3○+|B3○+|C3S2=A2○+|B2○+|C2S1=A1○+|B1○+|C1C4=G4+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0在本方案中，虽然只要求4位二进制数相加，但是考虑到方便以后拓展，我们选择超前进位加法器(74LS283N)。
四位二进制超前进位加法器74LS283：图3.6 74LS283逻辑符号如上图3.6所示：A1～A4、B1～B4分别为四位加数与被加数的输入端；SUM1～SUM4为四位和数输出端；C4为向高位输送进位的输出端；CO为最低进位输入端。
A3 A2 A1 A0 B3 B2 B1 B0 C1 S4 S3 S2 S10 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 00 1 1 11 0 0 00 0 0 00 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 10 0 0 00 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 74LS283真值表2、译码器Ⅰ的选择二进制－BCD代码转换器（74LS185）可以方便地将二进制码转化位BCD码，但是由于multisim 的元件库中缺少74LS185,考虑到以后的仿真需要，便需要考虑到74LS185的替换。
下面列出译码器1的逻辑状态表。
十进制数输入输出C4S4S3S2S1Y4Y3Y2Y1X4X3X2X10 0 0 0 0 0 0 0 0 0 0 0 0 0十进制数输入输出C4S4S3S2S1Y4Y3Y2Y1X4X3X2X11 0 0 0 0 1 0 0 0 0 0 0 0 12 0 0 0 1 0 0 0 0 0 0 0 1 03 0 0 0 1 1 0 0 0 0 0 0 1 14 0 0 1 0 0 0 0 0 0 0 1 0 05 0 0 1 0 1 0 0 0 0 0 1 0 16 0 0 1 1 0 0 0 0 0 0 1 1 07 0 0 1 1 1 0 0 0 0 0 1 1 18 0 1 0 0 0 0 0 0 0 1 0 0 09 0 1 0 0 1 0 0 0 0 1 0 0 110 0 1 0 1 0 0 0 0 1 0 0 0 011 0 1 0 1 1 0 0 0 1 0 0 0 112 0 1 1 0 0 0 0 0 1 0 0 1 013 0 1 1 0 1 0 0 0 1 0 0 1 114 0 1 1 1 0 0 0 0 1 0 1 0 015 0 1 1 1 1 0 0 0 1 0 1 0 116 1 0 0 0 0 0 0 0 1 0 1 1 017 1 0 0 0 1 0 0 0 1 0 1 1 1十进制数输入输出C4S4S3S2S1Y4Y3Y2Y1X4X3X2X118 1 0 0 1 0 0 0 0 1 1 0 0 019 1 0 0 1 1 0 0 0 1 1 0 0 1 由逻辑状态表写出逻辑状态式：3、译码器Ⅱ的选择七段显示译码器的主要功能是把“8421”二-十进制代码译成对应于数码管的七字段信号，驱动数码管，显示出相应的十进制数码。
七段显示译码器74248J74248J七段显示译码器输出低电平有效，用以驱动共阳极数码管。
图3.12给出了74248J 七段显示译码器的逻辑符号。
74248J引脚图。
png是7447七段显示译码器的辅助控制输入端，现对各功能分别进行介绍。
①试灯输入试灯输入主要用于检测数码管能否正常发光。
检测时， =0，=1, = X,A4A3A2A1＝XXXX, 七段数码管全亮，显示字型：；工作时，应置=1。
②灭零输入灭零输入端是将有效数字前后多余的零熄灭，例如数字0015.200，显示时只须出现15.2即可。
而15.2前、后的零熄灭，即无效零不显示。
当=1、=0时，若输入代码为A4A3A2A1＝0000，则相应的零字型不显示，即灭零。
此时，=0；当=1、=1时，若输入代码为A4A3A2A1＝0000，则显示零字型，此时，=1。
③端端为特殊控制端。
输出和输入在芯片内部连在一起，共用一根引脚引出。
有时作为输入端，有时作为输出端。
当其做输入端使用时，是灭灯输入，控制数码管的显示。