《电子技术》课程设计报告《数字钟的设计》专业：班级：学号：姓名：指导教师：完成日期：年月日设计任务书一、设计题目：“数字钟的设计”二、技术要求1. 设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24小时为一计时周期。

2. 当电路发生走时误差时，要求电路具有校时功能。

三、给定条件及元器件1.要求电路主要采用中规模集成电路CMOS或TTL2. 电源电压为+5V。

3.要求设计在数字电路实验箱上完成。

（一）：数字钟的组成和基本原理：数字钟设计周期为24小时，显示满刻度为23时59分59秒，另外应有校时和报时功能。

因此一个基本的数字时钟电路主要由五个部分组成。

其整机框图如下图：整机框图（1）：晶体振荡器晶体振荡器的作用是产生时间标准信号。

数字钟的精度，主要取决于时间标准信号的频率及其稳定度。

一般为保证其稳定性，一般采用石英晶体振荡器经过分频得到这一信号。

选取晶振频率为32768Hz，采用十四级二进制计数器CD4060分频后，得到2Hz的信号，再由74LS74分频获得1Hz的秒信号。

CD4060简介：CD4060是十四进制串行计数器，即十四分频器，管脚图如下，它内部有十四级二分频器，即Q4—Q10，Q12—Q14，其它四脚没有引出，所以只能得到十种分频系数，最小为16，最大为256。

秒信号获取电路图如下：图1.秒信号获取电路（2）：计数器数字钟的秒，分信号产生电路都是由六十进制计数器构成，时信号产生电路由二十四进制计数器构成。

它们可由74LS160实现。

采用整体复位法构成，电路图如下：图2.二十四进制计数器图3.六十进制计数器（3）：译码显示电路当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为一天的计数规律计数时，就应将其状态显示成数字信号，这就需要将计数器的状态进行译码并将其显示出来。

译码显示电路选用74LS248。

LTS547R LED简介：如下图LTS547R LED共阴数码管其内部实际上是一个八段发光二极管阴极连在一起的电路，当在a,b,c……g,dp加上正向电压时，二极管就亮。

74L2S48简介：如下图74L2S48是一个4线—7线译码器，其逻辑功能表如下图。

它的基本输入信号时4个二进制数，输出7个：a,b,c,d,e,f,g。

从表中可以看出，除了几个基本输入输出功能外，还有一些辅助功能：【1】：灭灯功能：只要BI/RBO置入0，则不论在何种情况下，a-g均为0，二极管均不亮。

【2】：灭零功能：当LT=1且BI/RBO作输出，不输入低电平时，如果RBI=1，则在D，C，B，A的所有组合下，仍然正常显示。

如果RBI=0，DCBA不为零时，仍正常显示。

【３】：灯测试功能：在BI/RBO不输入低电平的前提下，当LT=0时则不论输入处于何种情况，ａ－ｇ均为１，显示器这时全亮，常常用此法测试显示器的好坏。

现在以秒计数器为例，将计数器和显示数码管连在一起，其图如下：（4）校时电路当时钟指示不准或停摆时，就需要校准时间。

采用快速校时法。

现以分计数器为例，电路如下：校时电路图原理：与非门1，2构成的双稳态触发器，可以将1Hz的秒信号和秒计数器的进位信号送至分计数器的CP端。

工作过程如下：当开关拨至B端时，与非门1输出低电平，与非门2输出高电平。

秒计数器进位信号通过与非门4，5送至分计数器的CP端，使分计数器正常工作：需要校正分计时器时，可将开关拨至A端，与非门1输出高电平，2输出低电平，门4封锁秒计数器的进位信号，而门3将1Hz的CP信号通过门3和门5送至分计时器的CP控制端，使分计数器在秒信号的控制下快速计数，直至正确的时间，再将开关拨至B端，以达到校准时间的目的。

（5）整点报时电路数字钟整点报时是最基本的功能之一。

现在设计的电路要求在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为1秒，共响五次，前四次为低音500Hz，最后一次为高声1000Hz。

原理图如下：整点报时电路二，设计步骤与方法(一)振荡电路振荡器是数字钟的心脏，它是产生时间标准“秒”信号的电路。

为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用555定时器构成的多谐振荡器，见图。

多谐振荡器的振荡频率由下式估算f=1/T≈1/0.69（R1+2R2）C若选用R1=R2=10Kohm，要在输出端得到的频率1Hz的时钟信号，则C应选47μF。

调节电位器，即可调整秒信号。

CC7555单定时器的外部引线排列见图所示(二)计数器数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。

他们都可以用两个“二-十六进制”计数器来实现。

六十进制计数器和二十四进制计数器均可由BCD加法计数器CC4518组成。

因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可以构成六十进制或二十四进制计数器了选取CC4518和与非门CC4511、采用反馈复位法构成的六十进制和二十四进制加法计数器电路分别见图我们把计数器各功能端前标有“1”的叫“计数器1”，标有“2”的坏“计数器2”。

在这两个电路中，“计数器1”的控制脉冲均由CP端输入，因此1EN应接高电平；“计数器2”的控制脉冲均由EN端输入，因此2CP应接低电平。

将1Q D接至2EN保证了地位十进制计数器向高位计数器提供触发信号。

图是同步十进制计数器的时序图。

由图可以看出：当“计数器1”的状态由1001向0000转换时，1Q D(2EN)正好是一个下降沿，因此高位的计数器开始计数。

在图2.3.3-4（a）中，将2Q c和2Q B相与后接至CR端，构成了十六进制计数器，在图b 中将2Q B和1Q C相与后接至CR端构成了二十四进制计数器。

为了保证电路能够可靠地工作，在“秒”，“分”，“时”，计数器反馈复位支路中，加了一个RS触发器，如图2.3.3-6所示（以六进制电路为例）。

将与非门组成的RS触发器的输出端接至计数器的复位端，展宽了复位个进位信号的脉冲宽度，使其在本位可靠地复位的同时向高位提供了进位触发脉冲。

与非门选用四2输入与非门CC 4011，其外部引线排列见图2.3.3-7.(三)译码显示电路当数字钟的计数器在CP脉冲的作用下，按60秒为1分，60分为1小时，24小时为1天地计数规律计数时，就应将其状态显示成清晰的数字符号。

这就需要将计数器的状态进行译码并将其显示出来。

我们选用的计数器全部是二-十进制集成片，“秒”，“分”，“时”，的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。

每组（四个）输出的计数状态都按BCD 代码以高低电平来表现。

因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。

译码显示电路选用BCD-7段锁存译码/驱动器CC 4511.七段显示数码管的外部引线排列见图2.3.3-8（a）,(b).现以60进制“秒”计时电路为例，将计数器，译码显示器和显示数码管连在一起，其电路示意图见图2.3.3-9.(四)校时电路当时钟指示不准或停摆时，就需要校准时间（或称对表）。

校准的方法有很多，常用的有“快速校时法”。

现在以“分计时器”的校时电路为例，简要说明它的校时原理，见图2.3.3-10. 与非门1,2构成的双稳态触发器，可以将1HZ的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。

两个信号中究竟选哪个送入由开关K控制，它的工作过程是这样的：当开关K置”B”端时，与非门1输出低电平，门2输出高电平。

“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置”A”端，与非门1输出高电平，门2输出低电平，门4封锁“秒计数器进位信号”，而门3将1HZ的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计数器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，以达到校准时间的目的。

(五)整点报时电路数字钟整点报时是最基本的功能之一。

现在设计的电路要求在离整点差10秒时，每隔1秒钟鸣叫一次，每次持续的时间为1秒，共响5次，前四次为低音500HZ，最后一声为高音1000HZ。

整点报时电路的电路原理图如图2.3.3-11所示。

整点报时电路主要由控制门电路和音响电路两部分组成。

1．控制门电路部分由与非门1~8组成。

图中与非门1,3,5的输入信号Q4，Q3，Q2，Q1分别表示“分十位”，“分个位”，“秒十位”和“秒个位”的状态，下标中D,C,B,A分别表示组成计数器的四个触发器的状态。

由图2，3,3-11可以看出：Y1=Q C4Q A4Q D3Q A3Y2=Y1Q C2Q A2Y3=Y2Q D1Q A1f1(1KHz)Y4=Y2Q D1Q A1f2(500Hz)根据设计要求，数字钟电路要求在59分51秒，53秒，55秒和59秒时各鸣叫一次。

当计数器计到59分50秒时，分，秒计数器的状态为：Q D4Q C4Q B4Q A4=0101Q D3Q C3Q B3Q A3=1001Q D2Q C2Q B2Q A2=0101Q D1Q C1Q B1Q A1=0000要求音响电路工作，计数器状态的变化仅发生在59分50秒至59分59秒之间。

因此，只有秒个位的状态发生变化，而其它计数器的状态无须变化，所以可保持。

不变。

将它们相与。

将此信号作为与非门5.6的控制信号。

由图2.3.3-11可以看出Y5=Y3Y4=Y3+Y4=D2Q D1Q A1f1(1KHz)+Y2Q D1Q A1f2(500Hz)可见要使Y5=1，在Y2=1的情况下（即59分50秒不变的前提下）有以下两种情况：（1）当10000HZ信号输入时，应使 Q D1D A1的状态为1，即Q D1Q C1Q B1Q A1=1001，即59秒。

（2）当500HZ信号输出时，应使Q D1Q A1的状态为1，即D D1=0 Q A1=1我们把Q1状态的真值表；列于表中。

由表2.3.3-1可以看出Qd1=0,Qa1=1的所有状态组合只有四种即0001、00110101、0111，它们分别表示51秒、53秒、55秒和57秒。

2.音响电路音响电路采用射极输出器，推动8欧姆的喇叭，三极管基极串接1000欧姆限流电阻，是为了防止电流过大损坏喇叭，集电极串接51欧姆限流电阻，三极管选用高频小功率管即可。

当Y5端为高电平时，三极管T导通，有电流流进喇叭，使之发出鸣叫声。

通过以上分析可知，当计时至59分51、53、55、57秒时，频率为500HZ的信号通过喇叭，当计时至59分59秒时，频率为1000HZ的信号通过喇叭，因而发出四低一高的声音，音响结束正好为59分60秒。

三、调试方法本设计电路在数字电路实验箱上完成。