浙江省2002年4月高等教育自学考试数字电路试题课程代码：02344一、填空题(每小题2分，共20分)1.(3AD.08)16=(_________)10=(_____)82.CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成的。

3.按照数据写入方式特点的不同，ROM可分为掩膜ROM，_________，_________。

4.基本RS触发器的约束条件，由与非门构成的为_________，由或非门构成的为________。

5.二值逻辑中，变量的取值不表示_________，而是指______。

6.开关的开通时间t on是指开关由_________状态转换到_____状态所需的时间。

7.描述时序电路的逻辑表达式为_________、_____和驱动方程。

8.施密特触发器具有_________特性，定义为参数△U T=_________。

9.TTL反相器输入接电阻R i>2.5kΩ时，输出电压u0为_________，通常把2.5kΩ电阻称为_________。

10.用组合电路构成多位二进制数加法器有_________和_____二种类型。

二、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内。

每小题2分，共20分)1.若ABCDEFGH为最小项，则它有逻辑相邻项个数为( )A. 8B. 82C. 28D. 162.半导体二极管截止时，外加电压u D为( )A. <1.4vB. <1vC. <0.7vD. <0.5v3.如果编码0100表示十进制数4，则此码不可能是( )A. 8421BCD码B. 5211BCD码C. 2421BCD码D. 余3循环码4.用或非门构成基本触发器，发生竞态现象时，RS变化为( )A. 00→11B. 01→10C. 11→00D. 10→015.构成移位寄存器不能采用的触发器为( )A. R-S型B. J-K型C. 主从型D. 同步型6.555定时器构成的单稳态触发器输出脉宽t w为( )A.1.3RCB.1.1RCC.0.7RCD.RC7.A/D转换器中，转换速度最高的为( )转换。

A. 并联比较型B. 逐次渐近型C. 双积分型D. 计数型8.TTL参数由大到小排列正确的是( )A. U OHmin、U IHmin、U ILmax、U OLmaxB. U IHmin、U OHmin、U OLmax、U ILmaxC. U OHmin、U IHmin、U OLmax、U ILmaxD. U IHmin、U OHmin、U ILmax、U OLmax9.4位集成数值比较器至少应有端口数( )个。

A. 18B. 16C. 14D. 1210.以下PLD中，与、或阵列均可编程的是( )器件。

A. PROMB. PALC. PLAD. GAL三、分析题(1、2、3题各5分，4、5、6、7题各6分，共39分)1.用公式和定理化简Y(A，B，C，D，E)=A B+BD+A D+DCE2.写出取样定理的关系式。

如果输入模拟电压u I中最高频率分量的频率即f Imax=10kHz，则取样信号u s频率的下限值应是多少?完成一次A/D转换所需时间的上限应是多少?3.分析电路，确定在给定输入电压下的输出电压，画出此电路相应的符号。

(MOS管开启电压为2v)。

4.分析ROM存贮矩阵连线图，写出输出各函数的标准表达式，指出电路逻辑功能。

5.分析电路，写出驱动方程并根据输入画出波形Q1、Q2(设Q1、Q2初态为0)。

6.给定74163的状态表，分析电路，画出状态图，指出模值。

7.用555定时器及电阻R1、R2，电容C构成一个多谐振荡器。

要求(1)画出电路连线图(555用逻辑符号表示)。

(2)设振荡脉冲周期为1ms，占空比为80%，电容为0.01μf，求电阻R1、R2的值。

四、设计题(每小题7分，共21分)1.设计组合电路，输入为一个4位二进制正整数B=B3B2B1B0，当B能被3整除时，输出Y=1,否则Y=0，要求列出真值表，并用8选1数据选择器(74LS151)实现，画出逻辑连线图(门电路可任选，B0从数据端输入)。

2.某机床共有4个电气开关(断为0，通为1)，每一开关控制一个机器动作，生产某零件需8道工序，每道工序的开关通断列表如下，要求设计开关K2的组合电路，写出K2的方程，并用一块3.用边沿D触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当M=0时，为二进制，当M=1时，为三进制。

要求画出状态图，列出方程，画出逻辑连线图(门电路可任选)。

浙江省2002年4月高等教育自学考试数字电路试题参考答案课程代码：02344一、填空题(每小题2分，共20分)1. 941.03125 1655.022. P沟道增强型MOS管N沟道增强型MOS管3. 可编程ROM 可擦除可编程ROM4. RS=0(或：R S+=1) RS=05. 数值状态6. 断开闭合7. 输出方程状态方程8. 滞回u T+-u T-9.低电平开门电阻10.串行进位超前进位二、单项选择题(每小题2分，共20分)1.A2.D3.B4.C5.D6.B7.A8.A9.B 10.C三、分析题(第1、2、3题各5分，第4、5、6、7题各6分，共39分)1.Y=A B+BD+AD+A D+DCE=A B+BD+D+DCE=A B+BD+D=A B+D2.关系式f s≥2f Imaxf Imax=10kHz f s最小为20KHzT最大为5×10-5S=50μS3.A=0v MOS管截止B=10vA=10v>2v MOS管导通而且工作在可变电阻区导通电阻很小B=1020+R on·R on≈0v4.F1(A,B,C)=Σ(1,2,4,7) F2(A,B,C)=Σ(3,5,6,7) 电路为一位全加器F1为S F2为C i5.J1=Q A2·D2=Q1K1=B6.按Q 3Q 2Q 1Q 0排列M=8 7.由0.8=R R R R 12122++ 则R 1=3R 2由t w1=1ms ×0.8=0.8ms=0.7(R 1+R 2)C 则R 1=84k R 2=28k四、设计题(每小题7分，共21分)B 3B 2B 1=A 2A 1A 0D 0=0 D 1=B 0 D 2=0 D 3=B 0 D 4=B 0 D 5=0 D 6=B 0 D 7=B 02. 8道工序需3位二进数A 2A 1A 0编码 K 2(A 2A 1A 0)=Σ(2,3,5,7)3.Y=M Q 0+Q 1Q n+11=D 1=MQ 0 Q 0=D 0=Q Q 10试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 [ ]① 20 ② 22 ③ 21 ④ 23 2. 三变量函数()BC A C B A F+=,,的最小项表示中不含下列哪项 [ ]① m2 ② m5 ③ m3 ④ m7 3.一片64k ×8存储容量的只读存储器（ROM ），有 [ ]①64条地址线和8条数据线 ②64条地址线和16条数据线 ③16条地址线和8条数据线 ④16条地址线和16条数据线4.下列关于TTL 与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻5.以下各种ADC 中，转换速度最慢的是 [ ]① 并联比较型 ② 逐次逼进型 ③ 双积分型 ④ 以上各型速度相同6. 关于PAL 器件与或阵列说法正确的是 [ ]① 只有与阵列可编程 ② 都是可编程的③ 只有或阵列可编程 ④ 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 [ ]① 无穷大 ② 约100欧姆 ③ 无穷小 ④ 约10欧姆8.通常DAC 中的输出端运算放大器作用是 [ ]① 倒相 ② 放大③ 积分 ④ 求和 9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ]① 16 ② 32 ③ 162 ④ 216 10.一个64选1的数据选择器有（ ）个选择控制信号输入端。

[ ]① 6 ② 16 ③ 32 ④ 64 二、填空题（把正确的内容填在题后的括号内。

每空1分，共15分。

）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。

2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。

3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。

4．在AD 的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。

5．如果用J-K 触发器来实现T 触发器功能，则T,J,K 三者关系为 ；如果要用J-K 触发器来实现D 触发器功能，则D,J,K 三者关系为 。

三、 简答题（每小题5分，共10分）1．用基本公式和定理证明下列等式：()ABC BC A C AB B C AB ++=+2．给出J-K 触发器的特征方程，状态转移真值表，状态转移图。

四、 分析题（25分）1．8选1数据选择器CC4512的逻辑功能如表4.1所示。

试写出图4.1所示电路输出端F 的最简与或形式的表达式。

（9分）表4.1 CC4512功能表2. 如图4.2电路由CMOS 传输门构成。

试写出输出端的逻辑表达式。

（8分）图4.23． 试分析图4.3所示时序电路。

（8分） (1) 该电路是同步的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）1． 设计一个PLA 形式的全减器。

设A 为被减数，B 为减数，C 为低位借位，差为D ，向高位的借位为CO 。

完成对PLA 逻辑阵列图的编程。

（10分）图5.1 PLA 逻辑阵列图2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz，占空比等于60％，积分电容等于1000 pF 。

（10分） （1）画出电路连接图； （2）画出工作波形图； （3）计算R 1、R 2的取值。

3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。

要求计数器必须包括状态0000和1111，并且利用CO 端作13进制计数器的进位输出。