OLMC
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
GAL的阵列结构图 GAL的阵列结构图
I2 I1 I0 或门阵列 (固定)
与门阵列 (可编程)
Q2
Q1
Q0
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统概述
数字系统的组成: 输入电路 输出电路,控制电路, 输入电路, 数字系统的组成:由输入电路,输出电路,控制电路, 数字处理电路和存储器组成 .
存储器 输入 电路 控制 电路 数字处理 电路 输出 电路
常见数字系统:微处理机系统,数字信号处理系统, 常见数字系统:微处理机系统,数字信号处理系统, 数字通信系统,数字编解码和加解密电路, 数字通信系统,数字编解码和加解密电路,数字多功 能智能接口等. 能智能接口等.
可以反复地擦除,编程, 可以反复地擦除,编程,方便设计的修改和 升级 灵活地定义管脚功能,减轻设计工作量, 灵活地定义管脚功能,减轻设计工作量,缩 短系统开发时间 保密性好
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
PLD的发展趋势 的发展趋势
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
可编程逻辑器件的基本结构 2
查找表( 查找表(Look Up Table)实际上是用静态存储器 ) (SRAM)构成函数发生器. )构成函数发生器. 输入变量 输出变量 A B C D 16×1 × RAM (LUT) F
GAL22V10的 GAL22V10的OLMC (Output Logic Macro Cell) )
每个OLMC包 包 每个 含或阵列中的一 个或门组成: 个或门组成: 异或门: 异或门: 控制输出信 号的极性 D触发器: 触发器: 触发器 适合设计时 序电路 2个数选器 个数选器 反馈信 号选择 输出 选择 或门控 制选择 输出使 能选择
集成度高,可以替代多至几千块通用 芯片 集成度高,可以替代多至几千块通用IC芯片
--极大减小电路的面积,降低功耗,提高可靠性; 极大减小电路的面积,降低功耗,提高可靠性; 极大减小电路的面积
具有完善先进的开发工具
--提供语言,图形等设计方法,十分灵活; 提供语言,图形等设计方法,十分灵活; 提供语言 --通过仿真工具来验证设计的正确性; 通过仿真工具来验证设计的正确性; 通过仿真工具来验证设计的正确性
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
主要内容: 主要内容:
数字系统概述 可编程逻辑器件概述 数字系统设计方法 FPGA设计流程 FPGA设计流程
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
西安邮电学院通信工程系
PROM阵列结构 阵列结构
与阵列为全译码阵 列,器件的规模将 随着输入信号数量 n的增加成2n指数级 增长.因此PROM 增长. 一般只用于数据存 储器, 储器,不适于实现 逻辑函数. 逻辑函数. EPROM和EEPROM
Байду номын сангаас
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
SSI MSI LSI VLSI
设计方法的发展
自下而上 自上而下
用户需要设计自己需要的专用电路
专用集成电路:开发周期长,投入大,风险大 (ASIC-Application Specific Integrated Circuits) 可编程器件PLD:开发周期短,投入小,风险小
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统实现方法
通用集成电路. 系列, 系列等. 通用集成电路. 如:74 系列,4000系列等. 系列等 专用集成电路ASIC(Application Specific Integrated 专用集成电路 Circuits),如:Modem,MP3 decoder等. , , 等 可编程逻辑阵列( 可编程逻辑阵列( Programmable Logic Device).如: ) Xilinx的spartan系列,Altera的Cyclone系列. 系列, 系列. 的 系列 的 系列 通 用 微 处 理 器 , DSP . 如 8051 单 片 机 , ARM32 位 MCU,TMS320C5x系列 系列DSP等. , 系列 等 混合使用各种器件,发挥各自的优势. 混合使用各种器件,发挥各自的优势.
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
用PAL实现全加器 实现全加器
An Bn Cn "或"阵列 (固定)
西安邮电学院通信工程系
AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn
Sn =ABC +ABC +ABC +ABC n n n n n n n n n n n n C+1 =AB +AC +BC n n n n n n n
西安邮电学院通信工程系
ASIC的分类 ASIC的分类
ASIC ASIC 数字 ASIC 模拟
全定制
半定制
线性阵列
模拟标准单元
门阵列
标准单元
PLD
简单低密度 PLD
复杂高密度 PLD
PROM
EPROM
EEPROM
PLA
PAL
GAL
FPGA
CPLD
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
"与"阵列 (可编程) Sn C n+1
BnCn
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
逻辑宏单元
西安邮电学院通信工程系
GAL结构 结构
GAL器件与 器件与 PAL器件的 器件的 区别在于用 可编程的输 出逻辑宏单 元(OLMC) ) 代替固定的 或阵列. 或阵列.可 以实现时序 电路. 电路.
西安邮电学院通信工程系
用PROM阵列实现组合逻辑电路 PROM阵列实现组合逻辑电路
固定连接点 (与) 编程连接点 (或)
F1 = A B + A B
F2 = A B + A B
F3 = A B
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
可编程逻辑器件的基本结构 1
由"与门阵列"和"或门阵列"加上输入输出电路构成 与门阵列" 或门阵列" 任何组合函数都可表示为与 或表达式: 任何组合函数都可表示为与—或表达式:
F = A B + BCD
可一实现任意4变量的组合电路 可一实现任意 变量的组合电路
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
CPLD的基本结构 MAX7000A为例 为例) CPLD的基本结构(以MAX7000A为例)
逻辑阵列块(LAB) 逻辑阵列块 ( LAB ) : 由16个宏单元阵 列组成. 宏单元: 宏单元 : 可单独配置成时序逻辑或组 合逻辑. I/O控制块: I/O控制块: 控制块 可编程连线阵列(PIA) 可编程连线阵列(PIA):
西安邮电学院通信工程系
可编程逻辑器件的分类
从用户可编程角度分类: 从用户可编程角度分类 PROM(可编程只读存储器,70年代) PLA (可编程逻辑阵列,70年代中) 简单PLD 简单 PAL (可编程阵列逻辑,70年代末) GAL(通用阵列逻辑,80年代中) 复杂PLD 复杂 CPLD FPGA
PLD
PLA结构 结构
PLA的内部 的内部 结构在简单 PLD中有最 中有最 中有 高的灵活性. 高的灵活性.
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
PAL结构 结构
与阵列可编 程使输入项 程使输入项 增多, 增多,或阵 列固定使器 件简化. 件简化. 或阵列固定 明显影响了 器件编程的 灵活性
1.2～0.5um,5V ～ 0.35um,3.3V 0.25um,internal 2.5V,I/O3.3V 0.18um,internal 1.8V,I/O2.5V and 3.3V
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
MAX7000A的I/O控制块 MAX7000A的I/O控制块
互补 输入
用两级与—或电路实现 用两级与 或电路实现
输入 信号
输入 电路
与门 阵列
乘积项
和项 或门 阵列 输出 电路
输出 函数
反馈输入信号
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
逻 辑 符 号 表 示 方 法
与
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
门阵列ASIC 门阵列ASIC
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系