Ｌ： 传输线的导线分布电感，Ｈ／ｍｍ； （１）微带线
一种好的叠层结构就能够作到对
Ｃ： 传输线的导线分布电容，Ｆ／ｍｍ。
此公式必须在 ０．１＜（Ｗ／Ｈ）＜２．０ 及 １
阻抗的有效控制和匹配，其走线可形
在高频（几十到几百 ＭＨｚ）情况下满 ＜（Ｅｒ）＜１５ 的情况才能应用。
成易控制和可预测的传输线结构。 根据传输线理论和信号的传输理
论，信号不仅仅是时间变量的函数，同 时还是距离变量的函数，所以信号在 连线上的每一点都有可能变化。因此 定义连线的交流阻抗，即变化的电压 和变化的电流之比为传输线的特性阻 抗［２］；
（１）
Ｚ（ｗ ）： 理想传输线的特性阻抗，单 位Ω；
Ｌ： 理想传输线的电感，Ｈ／ｍｍ；
印制电路板上导线的特性阻抗是
传输线的特性阻抗只与信号连线 电路板设计的一个重要指标，特别是
走线到参考平面的距离： ｈ ＰＣＢ 板材质的介电常数： εｒ
ELECTRONICS QUALITY
·2005 第 04 期·
质量工程卷 Quality Engineering
可靠性分析与研究
ＰＣＢ 板上导线宽度： ｗ
４３００６８）
Huang Shuwei, Zhao Danling1
(Hubei University of Technology,
Wuhan 430068,China)
摘 要： 阻抗设计是 ＰＣＢ 可靠性设计的一个重要环节。本文从多层 ＰＣＢ 板叠层的设计原理、特性阻抗的
计算方法、严格的阻抗控制，来保证阻抗匹配，实现 Ｐ Ｃ Ｂ 的可靠性，使产品稳定的工作。
29
引 言
能承受得起，很多系统设计供应商会
（１ ）最大的串扰： 由于各层之间没
产品的可靠性是产品的一个重要 建议电路板中至少应该有一个连续平 有地平面或者电源平面，导致交互电
指标，以往可靠性被忽视。产品的可靠 面以控制特性阻抗和信号质量。ＥＭＣ 专 容增大，各信号层之间的串扰比各层
性直接影响到产品的使用价值、公司 家建议在外层上放置地线填充（Ｇｒｏｕｎｄ 本身的串扰还大。
程中，只注重原理和功能的设计，在设 因，在某些普通设计中采用这种方法 会由于环流的增大而恶化。
计好原理图后，认为布线布通就可以 可能会遇到麻烦。我们来看一对电源
（３ ）失去对阻抗的控制： 信号离控
了，而不考虑电路板在一个产品中的 层 ／ 地线层这种简单的情况： 它可看作 制层越远，由于周围有其它导体，因此
接影响这个产品的性能。而 ＰＣＢ 阻抗的 就需将两个极板靠得更近（ 距离 Ｄ） ，并 减少外层的信号布线。对层数较多的
可靠性设计的一个关键环节。
增大介电常数（ ε γ ） 。电容越大则 电路板，可将这种放置方法重复很多
一．电路板的叠层设计
阻抗越低，这是我们所希望的，因为这 次。也可以增加额外的电源层和地线 样可以抑制噪声。不管其它层怎样安 层；只要保证在两个电源层之间没有
一个好的叠层结构是对大多数信 排，主电源层和地线层应相邻，并处于 成对的信号层即可。
号整体性问题、ＥＭＣ 问题、信号完整性、 叠层的中部。如果电源层和地线层间
高速信号的布线应安排在同一对
电路可靠性的最好防范措施，同时也 距较大，就会造成很大的电流环并带 信号层内； 除非遇到因 Ｓ Ｍ Ｔ 器件的连接
是地线层上有很多过孔，而且有一些 特性阻抗只取决于连线的单位分布电
无用的层，也给成本带来很大的增加。 容和单位分布电感。
１．阻抗控制
（２ ）相邻布线的两个信号层。优点
信号的上升沿时间和信号传输到
阻抗控制（ Ｉ ｍ ｐ ｅ ｄ ａ ｎ ｃ ｅ
是地线层中的过孔可控制到最少（ 用埋 接收端所需时间的比例关系决定了信 Ｃｏｎｔｒｏｌｉｎｇ），线路板中的导体中会有
对特性阻抗的影响的前提下，不用的
Ｚ（ｗ）： 实际传输线的特性阻抗，单 定性。
表层区域都可以做成地线层。
位Ω；
ＰＣＢ 板上微带线和带状线的阻抗的
Ｒ ： 传输线的导线电阻，单位Ω ／ 计算方法可参照相应的经验公式，如
二．特性阻抗（Ｃｈａｒａｃｔｅｒｉｓｔｉｃ ｍｍ；
式（４）和式（５）所示［２］
Ｉｍｐｅｄａｎｃｅ）
的前途、使用者的安全。
Ｆ ｉ ｌ ｌ ） 或地线层来控制电磁辐射和对电
（２ ）最大的环流： 电流围绕各电源
在中国，很多工程师常常不重视 磁干扰的灵敏度，在一定条件下这是 层流动且与信号并行，大量电流进入
或者忽视电路板的可靠性，在设计过 一种好建议［１］。 然而由于瞬态电流的原 主电源层并通过地线层返回。Ｅ Ｍ Ｃ 特性
（５）串扰（Ｉｎｄｕｃｅｄ Ｎｏｉｓｅ）；
在线路板中，若有信号传递时，希望有
（６）地弹（Ｇｒｏｕｎｄ Ｎｏｉｓｅ）；
电源的发出端起，在能量损失最小的 情形下，能顺利的传送到接受端，而且 接受端将其完全吸收而不作任何反射。 要达到这种传输，线路中的阻抗必须 和发出端内部的阻抗相等才行称为 “阻抗匹配”。
布线原则，表层布线宽度按英寸计应 单位 ｍｍ；
真。故在高速线路板上的导体，其阻抗
小于按毫微妙计的驱动器上升时间的 三分之一（ 例如： 高速 Ｔ Ｔ Ｌ 的布线宽度
Ｔｒ： 信号的上升沿时间，单位 ｐｓ； 值应控制在某一范围之内，称为“阻抗 Ｄ： 信号实际传输延迟，单位 ｐ ｓ ／ 控制”。
为 １ 英寸） 。
重要性，电路板出故障或问题的概率， 为一个电容（ 图 １ － １） 。
阻抗控制的精度就越低。
电路中信号的完整性，电路的 Ｅ Ｍ Ｉ 和
（４ ）容易造成焊锡短路，可能会增
ＥＭＣ 特性。但是随着产品的可靠性发展
加产品的成本。
和越来越受到重视，在设计时不再是
ＰＣＢ 的各层分布一般是对称的。不
简单的导线连接，必须考虑电路中信
应将多于两个的信号层相邻放置；否源自号的完整性，电路的 Ｅ Ｍ Ｉ 和 ＥＭＣ 特性。
图 １ ：电源层 ／ 地线层等效电容
则，很大程度上将失去对 ＳＩ 的控制。最
印制电路板的可靠性是目前很多工程
可以认为电源层和地线层是电容 好将内部信号层对地对称放置。除非
师需要注意的问题，电路的可靠性直 的两个极板。要想得到较大的电容值， 有些信号需要连线到 ＳＭＴ 器件，应尽量
ｍｍ。
影响 Ｐ Ｃ Ｂ 走线的阻抗的因素主要
如果是多电源供电，在各个电源
如果 Ｐ Ｃ Ｂ 板上导线连线长度的大 有： 铜线的宽度、铜线的厚度、介质的
金属线之间必须铺设地线层使它们隔 于 １／６，我们就可以将信号之间的连接 介电常数、介质的厚度、焊盘的厚度、
开。不能形成电容，以免导致电源之间 导线看做是传输线。由信号等效阻抗 地线的路径、走线周边的走线等。所以
ELECTRONICS QUALITY
30
Reliability Analysis and Research
可靠性分析与研究
质量工程卷 Quality Engineering
么样的两个层能看成一对：
本身的特性相关，在实际电路中，导线 在高频电路的 ＰＣＢ 设计中，必须考虑导
（１） 保证在相等距离的位置返回信 本身电阻值小于系统的分布阻抗，特 线的特性阻抗和器件或信号所要求的
theoretical arithmetic of Characteristic Impedance and strict impedance controlling. These are used to ensure impedance
matching and achieve PCB reliability to make the product be in a steady state.
最易被人们误解。这里有几种因素在 来很大的噪声。将电源层放在一侧而 而不得不违反这一原则。同一类信号
起作用，能解决一个问题的好方法可 将地线层放在另一侧，将会导致如下 的所有走线都应有共同的返回路径（ 即
能会导致其它问题的恶化。只要成本 问题：
地线层） 。有两种思路和方法来判断什
·2005 第 04 期·
孔） ； 缺点是对某些关键信号这种方法 号连线是否被看作是传输线。具体的 各种信号的传递，为提高其传输速率
的有效性下降。 元件驱动和接收信号的 比例关系由下面的公式可以说明。
而必须提高其频率，线路本身若因蚀
接地连接最好能够直接连接到与信号 布线层相邻的层面。作为一个简单的
l ＝Ｔｒ／Ｄ （２） 刻，叠层厚度，导线宽度等不同因素， l： 信号的上升沿等效物理长度， 将会造成阻抗值得变化，使其信号失
和走线阻抗不连续的效应。真正根本
（１ ）反射信号（ Ｒ ｅ ｆ ｌ ｅ ｃ ｔ ｅ ｄ
ＰＣＢ 板上导线厚度：ｈｌ
解决问题的方法还是布线时尽量注意 Ｓｉｇｎａｌｓ）；
上面的两个公式只是经验公式， 避免阻抗不连续的发生。
（２ ）延时和时序错误（ Ｄ ｅ ｌ ａ ｙ ＆
想得到比较准确的结果，最好还是用
足 ｗＬ＞＞Ｒ（当然在信号频率 ＧＭＨｚ 以上的 范围内，则考虑到信号的集肤效应，需 要仔细的研究这种关系） 。那么式（ ３ ） 可以简化为式（ １ ） 所示。
那么对于确定的传输线而言，其 特性阻抗为一个常数。信号的反射现 象就是因为信号的驱动端和传输线的 特性阻抗以及接收端的阻抗不一致所 造成的。对于 Ｃ Ｍ Ｏ Ｓ 电路而言，信号的 驱动端的输出阻抗比较小，为几十欧 姆。而接收端的输入阻抗就比较大。
关键字： 可靠性；特性阻抗；阻抗控制；阻抗匹配
中图分类号： ＴＮ３０６
文献标识码： Ａ
文章编号： １００３－０１０７（２００５）０４－００２９－０３
Abstract: Impedance design is an important part for PCB reliability design. This article will introduce design theory,