1Chapter1 Device Overview MC9S12P-Family 1.1介绍The MC9S12P 系列单片机是经过优化后有着低成本、高性能、低引脚数的汽车专业级单片机产品，该产品倾向于弥补高端16位单片及产品如MC9S12XS和低端8位单片机产品之间的空缺。

MC9S12P 主要针对于要求使用CAN 或者LIN/J2602通讯接口的汽车应用产品，典型的应用案例包括车身控制器、乘坐人员检测、车门控制、座椅控制、遥控车门开关信号接收器、智能执行器、车灯模块、智能接线器。

The MC9S12P 系列单片机使用了很多MC9S12XS系列单片机相同的功能，包括片内闪存错误纠正代码（ECC）、一个专为数据诊断或者数据存储的单独的数据闪存模块、高速AD转换器和高频调制锁相环（IPLL）有效改善电磁兼容性能。

MC9S12P系列单片机提供的所有16为单片机优点和微处理器效率，同时保持飞思卡尔用户熟悉的8位及16位单片机，低成本，功耗，EMC和高效的代码80针QFP、64针LQFP、40针QFN封装产品，最大限度的与MC9S12尺寸的优点，如同MC9S12XS一样可以无需等待外围设备和内存的状态既可以运行16为带款的寻址，MC9S12P系列单片机主要有XS引脚兼容. I/O口在各种模式下都可以使用，同时具有中断功能的I/O口还可以在停止或等待模式下唤醒。

1.2 芯片特性表一:提供了MC9S12P家庭成员特征摘要,1.P或D寄存器擦除或者编程需要最低总线频率为1MHZ1.2.2 芯片功能• S12 CPU 内核• 高达128 KB具有ECC功能的片上闪存• 4 Kbyte带ECC功能的数据闪存• 高达6 Kb片上静态存储器(SRAM)• 具有内部滤波器的锁相环倍频器(IPLL)• 4–16 MHz 皮尔斯振荡器• 1 MHz内部RC振荡器• 定时器(TIM) 具有16位输入捕捉、输出比较、计数器脉冲累加器功能• 具有8位6通道的脉冲调制模块(PWM)• 10通道12位分辨率的逐次逼近AD转换器• 1个串行通信外部接口(SPI)• 1个支持局域网通讯串行通信(SCI) 模块•一个多可扩展控制器区域网络(MSCAN) 模块(支持CAN 协议2.0A/B)•片上电压调节器(VREG) 可对内部供电及内部电压整流• 自主周期中断(API)1.3 模块特征1.3.1 CPUS12 CPU 是一个高速的16位处理单元:•全16-bit数据通道提供有效的数学运算和高速的数学执行• 包含很多单字节指令，可以有效的利用ROM空间• 宽域变址寻址功能：—采用堆栈指针作为所有变址操作的变址寄存器—除了在自增或自减模式下都可以利用程序计数器作为变址寄存器—使用A\B\D累加器做累加器偏移—自动变址，前递增(++a)、前递减(--a)、后递减（a--）、后递增（a++）(by –8 to +8)1.3.2 带ECC功能的片内闪存• 高达128 Kb程序闪存空间— 32 位数据加7 位ECC (纠错码) 允许单字节纠错和双字节纠错— 512字节擦出扇区空间—自动编程和擦除算法—用户设置读写页面边界—具有可以防止偶然编程或者擦除的保护结构• 4 Kb 数据闪存空间— 16 位数据加6位纠错码允许单字节和双字节纠错功能— 256 字节的擦出扇区空间—自动编程和擦除算法—用户设置读写页面边界1.3.3 片内静态存储器3高达6kb通用RAM1.3.4 外部晶振(XOSC)• 闭环控制皮尔斯晶振频率为4MHZ---16MHZ—振幅增益控制输出电流—低谐波失真信号Signal with low harmonic distortion—低功耗—良好的噪声免疫—无需外部限流电阻—跨导尺寸优化提供良好的振荡器启动保证1.3.5 内部RC晶振(IRC)• 可调的内部参考时钟—频率: 1 MHz—在–40°C to +125°C环境温度范围内调节精度达: 1.5%1.3.6 内部锁相环倍频器(IPLL)—无需外部元件—参考分频器和倍频器提供大变化量的时钟频率—自动带宽控制低频率抖动操作—自动锁定频率—可配置的选项，扩频减少电磁干扰EMC (频率调制frequency modulation) —参考时钟源:–外部4–16 MHz 共振器/晶振(XOSC)–内部RC晶振1 MHz (IRC)1.3.7 系统支撑• 上电复位(POR)• 系统复位发生器• 非法寻址复位•低电压检测中断或复位• 实时中断(RTI)• 计算机正常工作复位(COP) 开门狗—可通过相应窗口设置COP用以采用错误侦测复位通过位操作对闪存进行初始化复位•时钟监控器监控晶振功能正常工作1.3.8 定时器(TIM)• 8通道16位定时器可进行输入捕捉和输出比较• 16-bit带有7位精度预分频器的自由运行计数器•一通道16-bit 脉冲累加器1.3.9 脉冲带宽调制器(PWM)• 6通道8位or 3 通道16-bit脉宽调制器—每个通道都可以对周期和占空比进行编程—中心对齐或者左对齐输出—宽频率范围内可编程逻辑时钟1.3.10 局域网控制器(MSCAN)•速率达1Mbit/s, 满足CAN 2.0 A, B 协议—标准和扩展数据帧— 0–8 字节长度—可编程比特率达1 Mbps•5个FIFO(先进先出)的接收缓冲器•三个内部优先发送缓冲器• 灵活的标识符可编程选通滤波器s:— 2 x 32-bit— 4 x 16-bit— 8 x 8-bit•集成了低通滤波器的唤醒操作• 闭环反馈自检测• CAN 总线监听•总线关闭可通过软件干预或者自动恢复• 16-bit 接收发送信息时钟戳1.3.11 串行通信接口(SCI)•可选择全双工或单工模式•标准的不归零格式•通过可编程脉宽调制选用IrDA 1.4 反转归零格式• 13位波特率可选•可编程字符长度•可编程改变其接收和发送极性for transmitter and receiver•边沿触发接收唤醒•支持LIN总线的间隔检测和传输冲突检测1.3.12 Serial Peripheral Interface Module (SPI) •可配置8- or 16-bit 数据大小•全双工或单线双向•全双工接收和发送• Master or slave 模式•最高位优先or 最低位优先可换• 并口时钟频率相位和极性选择1.3.13 AD转换(ATD)• 10通道12位AD转换器— 3微妙转换时间— 8-/10-/12-位解决方案5—数据结果左对齐或右对齐—停止模式下使用内部晶振作为转换器晶振—低功耗模式下模拟信号比较唤醒—连续转换模式e—多通道扫描•引脚可作为IO口1.3.14 片内电压调节器(VREG)•具有带隙标准的线性电压稳压器• 具有低电压中断功能的低压检测器•上电复位(POR) 电路•低电压复位功能(LVR)•高温传感器1.3.15 背景调试(BDM)• 非插入内存访问指令• 支持在线对片内非易始性存储单元编程1.3.16 调试器(DBG)•64个入口跟踪缓冲器• 三个比较器(A, B and C)—比较器A比较全16位地址总线额16位数据总线—精确寻址和寻址范围比较•两种匹配比较类型—标记位—程序强行置位该类型是在一数学公式出现后一个指令边界可用•四个跟踪模式•四个阶段状态序列发生器stage state sequencer1.4 内部结构框图71.5 引脚图1.6 存储器映像表Table 1-2. Device Register Memory Map注意在表1-2中保留的寄存器空间不分配给任何模块，该寄存器的保留空间是留给以后使用的，对这些保留空间写操作没有任何效果，读该空间返回值都为零。

表1-2显示S12P的CPU和BDM本地地址转换到全局内存映射。

还表明内部资源在内存映射中的位置。

表1-3表示闪光映射D –Flash（数据寄存器）和P –Flash（程序寄存器）闪存的映射。

全部256K全局内存空间可以使用PPAGE页面寄存器在本地64k空间中的0x8000 - 0xBFFF的p-flash窗口看到。

(1)、(2)地址针对MC9S12P64是因为4K的RAM空间S12中的PPAGE页面寄存器属于MMC模块，用于选择分页地址的页91113Figure 1-2. MC9S12P-Family Global Memory Map2.48针封装 VRH and VDDA 共用一个引脚3. 64和48针封装VRL and VSSA 共用一个引脚1.7.3 Detailed Signal Descriptions1.7.3.1 EXTAL, XTAL — 振荡器引脚EXTAL 、XTAL 引脚是晶振驱动和外部时钟引脚，上电复位后所有装置的时钟都来源于内部参考时钟，XTAL 是振荡器输出引脚1.7.3.2 RESET — 外部复位引脚RESET 引脚是一个低电平有效复位双向信号引脚，其可作为输入端使MCU 复位到初始化状态，而当MCU 内部产生复位使其可作为输出引脚。

RESET 脚有内部上拉电路.1.7.3.3 TEST — 测试引脚该引脚是保留给工厂作为测试引脚用，注意TEST 必须与V SSX 引脚相连。

1.7.3.4 BKGD / MODC — 背景调试模式引脚The BKGD/MODC 该引脚作为背景调试通讯的伪漏极开路引脚，在复位时该引脚为作为工作模式选择引脚，该引脚的状态可以在复位上升沿时锁存到MODC 位，其有内部上拉电路。

1.7.3.5 PAD[9:0] / AN[9:0] — Port AD Input Pins of ATDPAD[9:0] 为通用IO 引脚和10通道的AD 转换模拟输入。

1.7.3.6 PA[7:0] — Port A I/O PinsPA[7:0] 通用IO 脚。

1.7.3.7 PB[7:0] — Port B I/O PinsPB[7:0] 为通用IO 口。

1.7.3.8 PE7 — Port E I/O Pin 7 / ECLKX2PE7 是通用IO 口.在复位时内部上拉使能，还可以作为ECKX2的输出 。

1.7.3.9 PE[6:5] — Port E I/O Pin 6-5PE[6:5] 通用IO 口。

1.7.3.10 PE4 / ECLK — Port E I/O Pin 4PE4 为通用IO 引脚. 还可以设置为驱动内部总线的时钟频率引脚ECLKI ， ECLK 可用作参考计时。

ECLK 输出有一个可编程的预分频器。

1.7.3.11 PE[3:2] — Port E I/O Pin 3PE[3:2] 通用IO 脚。

1.7.3.12 PE1 / IRQ ————— Port E Input Pin 1PE1 是通用输入引脚同时还是可屏蔽的中断请求输入引脚，可以实现异步中断请求，该引脚可以使MCU 从停止和等待模式下唤醒。