前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。

频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（DDS）。

直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。

随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。

频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。

频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。

频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。

本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。

1 总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。

下面列出了几种用锁相法实现频率合成的方案。

1.1方案一图1.1 方案一原理框图如图1.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。

高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。

同时，压控振荡器的输出经N次分频后，得到频率为fd的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。

当环路处于锁定状态时，输出信号频率：fo=N*fd。

只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。

其输出频率点间隔Δf＝fr。

1.2方案二图1.2 方案二原理框图如图1.2所示，首先由晶体振荡器产生20KHZ的频率，即fi为20KHZ。

按键1按下时，分频比M为1，N的值通过单片机编程预置，并可通过“N加1键”和“N减1键”作相应改变。

然后经单片机的I/O口输出作为1～N分频电路的数据输入。

再经过锁相环CC4046，因此可实现输出频率从20K～200KHZ，频率间隔为20KHZ。

M和N的值确定后，由公式f0=fi*N/M可计算出产生频率的具体值。

经软件编程计算后由单片机输出显示。

同理，当按键2按下时，由于晶振产生的信号经过了十分频，M为10。

当按键3按下时，M为100，其余部分不变。

通过改变M的值实现了三个不同的频段和频率间隔。

1.3方案三图1.3 方案三原理框图如图1.3所示，首先由三个晶体振荡器分别产生20KHZ，2KHZ和200HZ的频率，然后通过三个按键选择频率通断，被选择的频率送入锁相环输入端作为基准频率。

由此实现频段的选择。

由1～N分频电路实现不同的频率间隔。

可用一个十进制可逆计数器实现1～N分频电路的数据预置。

从锁相环输出的频率经数字频率计测频后由LED显示。

1.4方案比较上面三个方案都是锁相式频率合成器，本质上相同。

只是实现方法上有差别。

方案一采用变模分频来实现频率合成。

方案二用一个晶振经两次分频分别作为锁相环的输入信号。

方案三用了三个晶振。

方案一从整体上看流程简单明了，思路清晰，实现起来比较简单。

方案二用了单片机完成N分频电路数据输入和最后频率的换算，并送至LED作显示。

方案三没有使用单片机，采用十进制可逆计数器实现1～N分频电路的数据预置。

最后用了测频电路将产生的频率输出显示。

比较之下，方案一的电路较简单，容易实现。

方案三是直接式频率合成器。

直接模拟频率合成器容易产生过多的杂散分量以及设备量大因而体积大，价格昂贵不便于集成化是其主要缺点。

优点是频率捷变速度快，相位噪声低。

1.5方案选择经过对三个方案从各方面的比较，我选择了第一种方案。

原因是方案一相对其它两个方案较简单，容易实现。

方案二加入了单片机模块，但一旦使用单片机就对整个电路的系统协调能力要求更高，而且对程序部分也要求很高，实现比较困难；方案三采用直接式频率合成器，而直接模拟频率合成器存在产生过多的杂散分量以及设备量大因而体积大，价格昂贵等缺点，因此最终我选择了方案一来作为本次设计的方案。

2 单元模块设计2.1频率源频率源电路如图2.1，采用74LS04串联晶体振荡电路图2.1 频率源电路图反馈电阻Rf主要的作用是让74LS04芯片的反相器静态时工作在放大状态，晶体和电容C构成正反馈网络。

只要NOT1门或者NOT2门的输入或者输出电压有微小的变化都回被晶体和电容构成的正反馈网络反馈回去，进行放大而引起振荡。

由于NOT1门和NOT2门的振荡输出电压波形不是很好，要经过NOT3门整形输出形状标准的方波。

根据74LS04芯片的非门电压传输特性，Rf在这里取值100kOhm，C=100pF，晶体的标称频率是2.000MHz。

2.2分频器1．二分频将D触发器的Q非端和D端连接就可以构成一个最常用的二分频电路。

如下图：图2.2 二分频电路2．变模多频将74LS161的进位输出端C经过反相后接到预置端LD就可以通过进位信号的变化来控制分频器的模值。

预置端直接接上四位拨码开关。

TTL的芯片引脚悬空等价于高电平，所以尽可能地简便，省去了上拉电阻。

如下图：图2.3 变模多频电路2.3环路滤波器整个4046芯片的外围元件并不多，关键的部分是环路滤波器，他的性能能决定整个锁相环电路的工作性能。

环路滤波器可以采用：1.RC积分滤波器；2.无源比例积分滤波器；3.有源滤波器。

从本次设计的要求来看，用无源比例积分滤波器比较简单合适。

如下图：图2.5 环路滤波器电路环路滤波器的截止频率公式：Wc=1/[(R3+R4)C2]环路滤波器的带宽在1KHz左右，在这里R3=50K可调，R4=1k，C2=1uf。

可以通过R3调节来实现最佳锁相性能。

2.4芯片介绍1. 集成锁相环HC4046HC4046芯片是设计频率合成器的核心。

单片集成锁相环HC4046采用CMOS电路工艺，特点是电源电压范围宽(3～18 V)，输入阻抗高(约100 MΩ)，动态功耗小。

在电源电压VDD=15 V时最高频率可达1.2 MHz，常用在中、低频段。

HC4046内部集成了相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器以及线性放大器、源跟随器、整形电路等。

相位比较器Ⅰ采用异或门结构，使用时要求输入信号占空比为50％。

当两路输入信号的高低电平相异时，输出信号为高电平，反之，输出信号为低电平。

相位比较器Ⅰ的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。

相位比较器Ⅱ由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围。

相位比较器Ⅱ的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑"0"，反之则输出逻辑"1"。

如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。

而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态。

压控振荡器需要外接电阻R1，R2和电容C1。

R1，C1是充放电元件，电阻R2起到频率补偿作用。

VCO的振荡频率不仅和R1，R2以及C1的取值有关，还和电源电压有关，电源电压越高振荡频率越高。

如图2.6为HC4046的内部及外围电路图和引脚图。

其中，1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15脚内部独立的齐纳稳压负极。

图2.6 HC4046的内部及外围电路图和引脚图2.集成反相器74LS0474LS04芯片是六个独立的反相器（6个非门）。

供电电压5V，电压范围在4.75~5.25V内可以正常工作。

门数6，每门输入输出均为TTL电平（<0.8V低电平 >2v高电平）,低电平输出电流-0.4mA,高电平输出电流8mA。

每路从输入倒相到输出是有一定延时的(9~15ns)。

其引脚图如下：图2.7 74LS04引脚图3. 集成触发器74LS7474LS74芯片是双D集成触发器，是上升边沿触发的边沿触发器。

表2.9为其功能表。

它采用维持阻塞结构，是上升边沿触发的边沿触发器，即在CP脉冲上升沿（“0→1”）触发翻转。

触发器的次态取决于CP脉冲的上升来到之前D 的状态，即Qn+1 = D。

由于电路具有维持阻塞作用，所以在CP=1 期间， D 端的状态变化不会影响触发器输出的状态。

分别是直接置“0”和置“1”端。

当不需要直接置“0”和置“1”时，都应置高电平。

其引脚图如下：图2.8 74LS74引脚图其功能表如下：图2.9 74LS74功能表4. 同步计数器74LS16174LS161是四位二进制同步计数器，该计数器能同步并行预置数，异步清零，具有清零、置数、计数和保持四种功能，且具有进位信号输出端，可串接计数使用。

它的引脚图和逻辑功能表分别见图2.10和表2.11。

图2.10 74LS161引脚图EP ET CP 功能0 ××××清零1 0 ××↑预置数1 1 1 1 ↑计数1 1 0 ××保持1 1 ×0 ×保持QCC=0表2.11 74LS161功能表2.5锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。

锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。

锁相环通常由鉴相器（PD,Phase Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Controlled Oscillator）三部分组成，锁相环组成的原理框图如下图所示。