5、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作， 显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统 清零为止。
6、 如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效， 系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器 上显示 00。
（二）设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试； （三）制作要求 自行装配和调试，并能发现问题和解决问题。 （四）编写设计报告 写出设计与制作的全过程，附上有关资料和 图纸，有心得体会。 二、原理框图
比赛，他们的编号分别是 0、1、2、3、4、5、6、7，各用一个抢答 按钮，按钮的编号与选手的编号相对应，分别是 S0——S7。
2、给节目主持人设置一个控制开关，用来控制系统的清零（编号 显示数码管灭灯）和抢答的开始。
3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按 动抢答按钮，编号立即锁存，并在 LED 数码管行显示出选手的编号，
第1页
XX 科技学院《数字电子技术》课程设计报告
同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢 答。优先抢答选手的编号一直保持到主持人将系统清零为止。
4、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人 设定（如 30s）。 当节目主持人启动“开始”键后，要求定时器立即 减计时，并用显示器显示，同时扬声器发出短暂的声响。
8 路智力抢答器包括组合逻辑电路和时序电路。通过此次设计与 制作，进一步的了解各种在制作中用到的中小规模集成电路的作用及 实用方法.且由于 8 路智力抢答器包括组合逻辑电路和时叙电路.通 过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与 使用方法。
一、设计要求 （一）设计指标 1、 计一个智力竞赛抢答器，可同时供 8 名选手或 8 个代表队参加
经 RS 储存器后，1Q1=1,即 BI 1，74LS279 处于工作状态，2Q2， 2Q1，1Q2=101,经过 74LS47 译码后，显示器显示“5”。 （5）1Q1，使 74LS148 的 ST 1（即 EI 1），74LS148 处于禁止工作
状态，封锁了其他键的输入。 （6）当按下的键松开后，74LS148 的 YES 1（即 GS 1 ），但由于 1Q
《数字电子技术》课程设计报告
8 路智力抢答器 设计与制作
设计要求： 1、可同时供 8 名选手或 8 个代表队参加比赛； 2、主持人控制系统的清零（编号显示数码管灭灯）和抢答 的开始； 3、抢答器具有数据锁存和显示的功能； 4、抢答器具有定时抢答的功能，且一次抢答的时间可以由
主持人设定； 5、具有报警功能。
74LS279 2
6 与非门
74LS00 1
7 非门
74LS04 3
第3页
XX 科技学院《数字电子技术》课程设计报告
8 与门
74LS11D 1
根据具体要 7
9 电阻
求
10 电容
16CE470AX 2
11 蜂鸣器
SP10 2
12 开关
AZD1169 1
13 共阴极显示器
314 Biblioteka 答按扭DSWPK 115 开关
SPD 1
16 小灯泡
PROBE 1
17 发光二极管
A694B 2
四、各功能块电路图及功能简介 主体电路 电路图如下：
第4页
XX 科技学院《数字电子技术》课程设计报告
1、电路功能分析 （1）优先编码电路（74LS148）分辨出抢答者编号，由锁存器（74LS279）
锁存，由译码器（74LS47）显示编号； （2）控制电路对输入电路进行封锁，避免其他人两次抢答； （3）Space 开关置于“闭合”，显示数码管熄灭（黑屏），置于“断 开”，等待下一轮。 （4）当有选手抢答时，译码器 74LS47 的~BI/RBO 出现高电平，此时 蜂鸣器发生，报警有选手抢答。 2、电路工作原理分析 （1）RS 触发器“74LS47”的真值表
成绩：
评阅人：
XX 科技学院理学院
XX 科技学院《数字电子技术》课程设计报告
8 路智力抢答器 设计与制作
8 路智力抢答器是一种用数字电路技术实现由主持人控制、定时 抢答、报警功能的装置。他是在规定的时间内进行抢答。一旦有人抢 答，显示器上会同时显示抢答时间和抢答选手号码。当超出规定时间 时，即使抢答，不会显示选手号码。
第5页
XX 科技学院《数字电子技术》课程设计报告
（2）RS 触发器“74LS148”的真值表
（3）RS 触发器“74LS279”的真值表（与非门） 3、工作状态 （1）Space 位于“消除”，触发器“74LS279”的四个 R 端接地（低电 平），输出端（1Q1，1Q2，2Q1，2Q2）全部为低电平，于是 74LS47 的
的输出端仍维持高电平不变，所以仍然处于禁止工作状态，封 锁了其他键的输入。 （7）当 Space 接地，才能复位，进入下一轮工作。
拓展电路 1、定时电路：由节目主持人根设定一次抢答的时间，通过预置 时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提 供。可预置时间的电路选用十进制同步加减计数器 74LS192 进行 设计，具体电路如图所示
第6页
XX 科技学院《数字电子技术》课程设计报告
BI 0 ，显示器灯熄灭。 （2）74LS148 选通输入端 ST 0（即 EI 0 ），74LS148 处于工作状态，
此时锁存器不工作。 （3）当 Space 位于“开始”端时，优先编码电路和锁存器同时工作，
等待输入端（74LS148）的输入端 0、7 输入信号。 （4）例如：按下“5”号，编码器的输出Y2Y1Y0 010 ，即（CBA=010）
抢答器系统原理框图如下所示。它由主体电路和扩展电路两部分 组成，主体电路完成基本抢答后，选手按动抢答键时，能显示选手的 编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时
第2页
XX 科技学院《数字电子技术》课程设计报告
抢答的功能，和抢答响铃、倒计时为零时报警功能。
抢答按钮
优先编码电 路
主持人控制开 关
控制电路
锁存器
译码电路
显
示
电
路
报警电路
主体电路
秒脉冲产生电 路
定是电路
显示电路
扩展 电路
图 1 八路智力抢答器的组成框图
三、元器件
序号 名 称 型 号 数量
1 七段译码器
74LS48 1
十进制加减计数
2
2器
74LS192
3 555 定时器
CB555 2
4 优先编码器
74HC148 1
5 RS 锁存器