一、设计内容：为了保证抢答竞赛的公正性、准确性、提高竞赛得分的透明性并能产生激烈的竞赛气氛，要求由电子电路实现一个多人参赛,具备限时开始抢答, 限时结束抢答, 抢答结束后有声、光指示并能加/减计分的“竞赛抢答器”。

二、主要要求及指标：1. 设一个主持人按键, 供主持人宣布抢答开始. 抢答开始后, 四个抢答按键才有效, 同时启动限时定时器。

2. 设四个抢答按键供四人抢答使用，第一个抢答键按下后要锁住抢答器，并用声、光指示，要显示是几号按键抢到。

后按的抢答键不起作用。

3. 安排倒计数定时器。

开始后若预定时间内无人抢答，自动给出信号停止抢答。

倒计数定时器的时间可以随意预置。

倒计数计数脉冲要准确。

4．设两个计分按键，加/减由主持人控制。

5．每组安排一个三位加/减可逆计数器实现计分，从预置的１００分开始，答对者加１０分，答错则扣１０分。

三、设计思路及电路工作原理：设计思路及原理根据要求可以将电路分为三大部分，控制抢答结果的抢答电路；负责倒计时的倒计时电路；完成分数加减的计分电路。

其中抢答电路最为重要，倒计时电路与计分电路都由抢答电路控制，倒计时电路与计分电路有很多相似的地方所用的芯片应该相似，关键在于如何将三个电路联系在一起。

抢答电路要实现的功能是在主持人开关控制下能够让四个选手抢答，并且在第一个人抢答之后其他人不能抢答。

这就要求电路能够进行优先编码并且能够锁存优先编码。

编码器使用74LS148能够实现四位的抢答，要实现锁存只需要将该芯片的使能端EI变成高电平。

能够让主持人控制编码器可以通过基本RS触发器或者与非门实现，但是后者显然逻辑会比较复杂所以放弃。

倒计时电路，可以通过秒脉冲触发计数器的使其实现倒计时，同时要在有选手抢答后停止倒计时，就需要计数器有一个类似使能端的端口。

使用74LS192芯片可以将秒脉冲接入DOWN端UP端接高电平能够实现单一的倒计时。

需要倒计时停止的时候，可以给CLR端输入高电平，此时计时器清零。

同时也可以使用74LS190实现相同的功能，与前者不同的是190在有人抢答后可以显示剩余时间，而且其接线要比192简单，只需将U/D 端接高电平即可倒计时。

需要停止倒计时将CTEN 端接高电平就可以。

计分电路，要实现两个开关控制四个人的分数就必须要有数据分配器，使用74LS138可以将译码器转译出的二进制数分配到各个选手的计分电路中。

各个选手的计分电路由74LS190为主要芯片，当数据分配器的信号输出后只有相应的计分电路被导通，在数据分配器的信号输入端输入脉冲信号，给出脉冲后只有相应的选手的分数会变动。

竞赛抢答器的结构框图如下：四、设计方案的比较选择抢答电路：1、用与非门等 逻辑门电路拼凑出所需的逻辑结果。

弃用原因：涉及的门电路过多，在实际连接中容易出错。

2、用基本RS 触发器。

无需时间脉冲就能触发，容易实现清零与置数功能。

弃用原因：实验室没有提供基本RS 触发器。

3、用74LS76 JK 触发器，功能基本能够代替基本RS 触发器。

加减分电路：1、用JK 触发器实现可逆二进制计数器。

弃用原因：需要五位二进制，多位二进制转化为十进制难实现并且使用芯片过多。

2、用74LS192可预置加减法器。

弃用原因：要方便的实现加减转换比较主持人控制开关 译码电路 抢答电路 定时电路选择器 加减分电路 译码显示困难。

3、用74LS190实现加减法功能。

使用原因：能够实现两位十进制加减法，且加减转换方便，可预置分数。

计时电路：1、用74LS192可预置加减法器。

弃用原因，可以实现所需要求，考虑到加减分电路中使用的是74LS190芯片，为简化电路放弃使用。

2、用74LS190芯片。

与加减电路中使用相同的芯片，简化连接和准备的过程。

四、单元电路设计：（电路结构的选择及主要特点，工作原理，要完成的任务；画出必要的功能表格、时序图、状态表或要实现的指标、逻辑流程、波形图、时序图或真值表等；画出电路图；元器件的选择、计算、具体参数值、元器件型号；逻辑推理过程、状态转换表、卡诺图；关键元件的资料说明）。

1、抢答电路：抢答电路要实现当主持人开关在“清零”端时，任何选手抢答均无效。

当主持人开关“开始”时，触发倒计时电路开始计时，并且允许抢答。

当有选手抢答时显示管显示抢答者编号，反馈至倒计时电路使其停止计时，并且其它选手抢答无效。

对于74LS148芯片，其真值表及管脚图如图Inputs | OutputsEI | 0 1 2 3 4 5 6 7 | A2 A1 A0 | GS EO---|-----------------|----------|-------1 | X X X X X X X X | 1 1 1 | 1 10 | 1 1 1 1 1 1 1 1 | 1 1 1 | 1 00 | X X X X X X X 0 | 0 0 0 | 0 10 | X X X X X X 0 1 | 0 0 1 | 0 10 | X X X X X 0 1 1 | 0 1 0 | 0 10 | X X X X 0 1 1 1 | 0 1 1 | 0 10 | X X X 0 1 1 1 1 | 1 0 0 | 0 10 | X X 0 1 1 1 1 1 | 1 0 1 | 0 10 | X 0 1 1 1 1 1 1 | 1 1 0 | 0 10 | 0 1 1 1 1 1 1 1 | 1 1 1 | 0 1输入端1、2、3、4分别代表四位选手的抢答按钮，输入为低电平时为抢答状态，高电平为非作答状态。

EI为输入使能端，当EI=0时芯片处于工作状态，EI=1时输入无效。

当无输入即无人抢答时GS=1，一旦有人抢答，GS输出变为0。

对于74LS76芯片，其真值表及管脚图如图___ ___ _PRE CLR CLK J K | Q Q----------------------------0 1 X X X | 1 01 0 X X X | 0 10 0 X X X | 1 11 1 P 0 0 | Hold1 1 P 1 0 | 1 01 1 P 0 1 | 0 11 1 P 1 1 | Toggle抢答电路图如下：为满足功能要求需使用两个74LS76芯片，将两个芯片的每个CLR端均与一开关（即主持人开关）相连，使其同时置向高电平或低电平。

第一个芯片的1PRE、2PRE分别与74LS148的Q0、Q1相连，第二个芯片的1PRE与74LS148的Q2相连。

当主持人开关为“清零”时（即CLR=0），无论74LS148输出Q0、Q1、Q2为0或1，74LS76的输出Q均为0。

当主持人宣布“开始”后（即CLR=1），在无人作答情况下74LS148的输出Q0、Q1、Q2为1、1、1，经74LS76后相应输出Q均为0。

此时若有选手抢答（例如2号选手作答），74LS148输出Q0、Q1、Q2为1、0、1，经74LS76后相应输出变为0、1、0。

输出端与显示管相连显示出抢答者编号。

另外，第二个芯片的2PRE端与74148的GS端，其相应输出2Q与74148的EI端相连。

当主持人宣布“开始”后（即CLR=1），2、倒计时电路倒计时电路要实现的功能是预置选手抢答时间进行倒计时，在倒计时结束后反馈到主电路中锁住优先编码器并给出声光提示，在有选手抢答后倒计时要能够自行停止，在主持人开关关闭后倒计时器能自动显示回预置时间。

对于74LS190芯片，其真值表如图CTEN D/U CLK LOAD A B C D QA QB QC QD0 X X 0 X X X X A B C D0 1 POS 1 X X X X Count Down0 0 POS 1 X X X X Count Up1 X X X X X X X Qa0 Qb0 Qc0 Qd0给A,B,C,D输入相应的二进制数当LOAD接低电平时可以实现置数，所以LOAD端要与主持人开关联系，当主持人开关处于关闭状态是使得LOAD端为低电平；主持人开关打开时LOAD端为高电平将芯片的U/D端接高电平，给时钟端秒脉冲就能实现倒计时功能。

当有选手抢答后要求倒计时停止，则需要有抢答电路中有信号输入CTEN端使得在有人抢答后CTEN端能够及时变成高电平。

如果没有人抢答要使倒计时电路停止工作，由QA,QB,QC,QD四路输出控制使得CTEN端在四项输出均为零时变为高电平。

具体电路如图所示图中两片74LS190构成两位数的倒计时器，图下方的开关用来设定倒计时的时间，右侧芯片的时钟端与秒脉冲相连LOAD端与主持人开关相连，输出端QA,QB,QC,QD与译码器相连。

输出的结果经过非门之后在经过与非门回到CTEN端能使得当输出全部为零，即时间到后没人抢答的情况下使得CTEN端成为高电平倒计时停止。

图中或门的另一端与主电路相连，使得在有人抢答后CTEN也能变成高电平。

倒计时个位与十位的连接方法：当个位输出为1001时十位的芯片应该接受一个脉冲，即QA与QD同时输出为1的时候左侧的190芯片接收一个脉冲，所以把QA,QD作为与门的输入端，左侧芯片的时钟端作为与门的输出端以实现两位数的倒计时。

QA QB QC QD CTEN0 0 0 0 10 0 0 1 00 0 1 0 0…倒计时电路的自锁：在电路中要使倒计时结束时电路停止工作，就要使QA,QB,QC,QD 输出均为0时CTEN 变为1。

（ 真值表如右图）与与非门的输入特性相同，只要把输入输出的结果加非门就可以，所以在QA,QB,QC,QD 输出加非门后进入四输入的与非门，再将结果进行非就能实现上述要求。

3、计分电路：计分电路要实现的功能是在有人抢答之后由数据选择器选择，将控制相应的选手分数的电路导通，通过改变74LS190U/D 端的电平决定分数的加减，CLK 端接选择器的输出端。

数据选择器的输入端接按钮，这样在相应选手选择后可以将脉冲输入到计分电路的时钟端实现分数的控制。

74LS138数据选择器功能如图GL G1 G2 | C B A | Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7X X 1 | X X X | 1 1 1 1 1 1 1 1X 0 X | X X X | 1 1 1 1 1 1 1 10 1 0 | 0 0 0 | 0 1 1 1 1 1 1 10 1 0 | 0 0 1 | 1 0 1 1 1 1 1 10 1 0 | 0 1 0 | 1 1 0 1 1 1 1 10 1 0 | 0 1 1 | 1 1 1 0 1 1 1 10 1 0 | 1 0 0 | 1 1 1 1 0 1 1 10 1 0 | 1 0 1 | 1 1 1 1 1 0 1 10 1 0 | 1 1 0 | 1 1 1 1 1 1 0 10 1 0 | 1 1 1 | 1 1 1 1 1 1 1 0将脉冲输入到G2端，当A,B,C 输入后Y1,Y2,Y3,Y4会有相应输出具体电路图如下1 0 0 1 0四个选手的计分电路的U/D端都连接到一个开关上由主持人控制选手是加分还是减分。