S2
S4
CVOUT
Cout
VREF
+ -
通过反馈控制 电容Cfly的充放 电时间，实现 调节输出电压 的目的
GND
DC-DC (inductor)

原理框图
电子 开关
VIN
V’O
整流滤 波电路 比较 电路
VREF
VO
R1
占空比控 制电路
R2
DC-DC
Step Down “Buck” Converter V in
注意：一个极点只能增加－ 90°的相移，所以最少需 要两个极点来到达－180° （不稳定点）。
零点（ZEROS）

零点（Zero）定义为在增益曲线中斜度为＋ 20dB/十倍频程的点。零点产生的相移为0到 ＋90°，在曲线上有＋45°角的转变。必须 清楚零点就是“反极点” （Anti-pole）,它在增益 和相位上的效果与极点 恰恰相反。在LDO稳压 器的回路中添加零点可 以抵消极点。
5. VF与VREF之差趋于0，个系统恢复了平衡。
LDO频率补偿


所有稳压器都使用反馈回路（Feedback Loop）以保持输出电压的稳定。 反馈信号 在通过回路后都会在增益和相位上有所改变， 通过在单位增益（Unity Gain，0dB）频率下 的相位偏移总量来确定回路的稳定性。 引入反馈的电路必须考虑回路稳定性问题。 负反馈越深，也容易自激振荡。为了提高放 大器在深度负反馈条件下的工作稳定性，一 般采用的消振方法为频率补偿（相位补偿）
I CIN
+ CFLY
S2
S1
+ CFLY
S4
S3
S4
S3
VOUT COUT
VOUT + COUT -
过程1等效电路:
VIN
过程2等效电路:
+ VOUT CFLY + -
+
CIN
+ CFLY
VIN + -
COUT
CIN
可调电压电荷泵
工作原理:
VIN
Cin S1 S3
SHDN
CONTROL
C+
•
Cfly
V REF V BE K VT
K=2.2/0.085=23.5，在 理论实现零温度系数 V R E F 0.65 0.026 23.5 1.26V 由于该电压等于硅的带隙电压（外推到绝对温度）， 所以这类基准电路也叫“带隙”基准电路。
注：实际上利用的不是带隙电压，有些Bandgap结构输出电压与带隙电压也不一致
极点（POLES）

极点（Pole）定义为增益曲线(Gain curve)中斜度 （Slope）为－20dB/十倍频程的点（图9：波特图 中的极点）。每添加一个极点，斜度增加20dB/十 倍频程。增加n个极点，n ×（－20dB/十倍频 程）。每个极点表示的相位偏移都与频率相关， 相移从0到－90°（增加极点就增加相移）。最重 要的一点是几乎所有由极点（或零点）引起的相 移都是在十倍频程范围内。
+1.8V_LDO +1.8V_LDO
基准电压 取样电路
可以看成一个带负 载能力很强（输出 大电流）的运放
id d
VDD
共漏放大
Vi
g s R VO
取样后接入负 端形成负反馈
Vi Vo
Vg Vo ↓
取样后接入正 端形成负反馈
调整管工作原理
ID/mA 400 300 200 100 P1
调整管

LDO 稳压器（LDO regulators）
在LDO(Low Dropout)稳压器中，导通管是一个 PNP管。LDO的最大优势就是PNP管只会带来很 小的导通压降，满载的 跌落电压的典型值小于 500mV，轻载时的压降 仅有10～20mV。LDO 的压差为： Vdrop ＝ Vsat
调整管
调整管
NPN 稳压器（NPN regulators） 在NPN稳压器的内部使用一个 PNP管来驱动 NPN 达林顿管（NPN Darlington pass transistor），输入输 出之间存在至少1.5V～ 2.5V的压差（dropout voltage）。这个压差为： Vdrop ＝ 2Vbe ＋Vsat （NPN 稳压器）

Charge pump（电荷泵）

原理
VIN
Cin
CONTROL / CLOCK
S1
S3
C+
Cfly
SHDN
S2
S4
CVOUT
Cout
GND
倍压电荷泵示意图 (Vout = 2 x Vin)
倍压电荷泵
工作过程1: 对电容CFLY充电
I VIN + CIN VIN
S2 S1
工作过程2: 倍压输出
带 隙 基 准 原 理 图
V REF R2 n ln m V T V E B 3 R1
误差放大器




误差放大一般采 用三级结构，与 集成运放相似 差分输入级提电 路共模抑制比，并且输入电阻很大 电压放大级进一步提高电路增益 输出级一般除了提高电路增益外，最主要的作 用是提高输出摆幅，最大可能的减小输出电阻 偏置电路为电路的三部分提供合适的静态工作 点偏置。
Vo u t Vo u t 1 D V in D V o u t V in V o u t V in
Vi nQ1 Vi n+ L1 Vo ut+
Ci n
D1
Co ut
Vo ut-
Step UP “Boost” Converter
Vo u t V in 1 D
Ci n Vi n+
L1
D1 Vo ut+
Q1 Co ut
V o u t V in
Step Up / Step Down “Buck - Boost” Converter V
Vo u t
in
Vi n-
Vo ut-
Q1 Vi n+
L1
D1 Vo ut+
1V DD V o u t in V o u t V in D 1
LDO 稳压器（LDO regulators） 由 P沟道 MOS管构成的 PMOS 超低压差线性稳 压器(VLDO)，其压差可降至 100mV左右。由 N沟道 MOS管构成的NMOSVLDO，其压差压差 可低至几十毫伏。 Vdrop ＝ RDS(ON)IO

5种结构比较



三极管电流驱动、MOS管电压驱动 三极管静态损耗大，MOS管静态损耗很小 双极性管子由于其电流增益比较大，可以 为负载提供相当大的电流，MOS管提供的 电流相对较小

压差是LDO线性稳压器最重要的参数，它是指系 统能够调节地，使输出稳定在期望输出的最小输 入电压和输出电压值差，也就是说这个输入电压 将是系统能够调整地最小输入电压，比这更小的 电压，输入与输出将成线性关系下降，这一临界 输入电压值去期望输出值所得的结果，就是ＬＤ Ｏ线性稳压器的压差电压。
德州仪器（TI）电压差定义为 输出电压较其标称值跌落2％的 输入、输出电压的差值.其它的 如，美信（Maxim），圣邦微电 子(SGMC)电压差定义为输出电 压较其标称值小于100mV时的 输入、输出电压的差值
LDO频率响应
fp
1
1 2 R O C O
1 2 R E SR C b
fp
2
fp
3
1 2 R oa C par
fz
1 2 R E SR C O
LDO主要参数




压差 静态电流 待机电流 瞬态响应 线性调整率 负载调整率 电源抑制比 精度 功耗
压差

调整管

准LDO 稳压器（Quasi-LDO regulators）
另一种广泛应用于某些场合是准LDO（例如： 5V到3.3V 转换器）。准LDO介于 NPN 稳压器 和 LDO 稳压器之间而 得名，导通管是由单个 PNP管来驱动单个NPN 管。因此，它的跌落压 降介于NPN稳压器和 LDO之间： Vdrop＝Vbe ＋Vsat
带启动电路的自偏置
电路开始上电，由于上半部分 镜像电流源处于零电流状态， 节点1处于高电位，同样下半部 分也处于零电流状态，节点3处 于低电位，MP1导通，2节点电 位被拉高，MN1导通，这样节 点1被拉低，说明镜像电流源中 的管子导通，有电流流过偏置 电路，电流持续上升，当到达工作点B时，节点3被拉 高，将MP1关断，节点2电位下降，直到MN1关断， 这样启动电路完全脱离偏置电路，偏置电路稳定的工 作在工作点B处。

NMOS的源端与负载并联使得输出端是一个 低阻抗节点，LDO的输出阻抗比较小且受负 载波动的影响弱，输出端上的极点处在高频 区域。但为了导通NMOS管，G端至少比S端 高一个阈值电压，一般情况0．7V。如果所 要求的压降幅度比较小，那么不得不考虑另 外设计升压电路电荷泵来提高NMOS的G端 电位，电路因此会变复杂。 PMOS的漏端与负载并联使得输出端是一个 高阻抗节点，LDO的输出阻抗大且受负载电 阻影响。输出端会给系统引入一个位于低频 段的极点，为系统的稳定性带来影响。
利用硅能带与价带之间的禁带带隙能量作 为基准，因为这个能量几乎是不变的，即 通常所说的带隙基准电压源。稳定的基准 电压源要求要有不随电压源电压变化的电 流偏置电路。一般的偏置电路需要一个启 动电路
V BE
带隙基准电压源
pn结二极管产生电压VBE， 温度系数为-2.0mV/℃； 热电压VT=KT/q，温度系 数为+0.085mV/℃。
3.0V 2.9V