雷擊防制對策與共模電感的影響
作者: 劉偉成 / 通嘉科技(Leadtrend)
在電子產品中進行開關操作，直接或是間接雷擊引起的瞬間過電壓都會對設備產生干擾，而雷擊湧浪測試就是用於來檢驗設備對於抵抗雷擊湧浪的能力。
根據IEC-61000-4-5所定出的雷擊測試標準，表一為對電源供應器所訂定的規範。
表一 Selection of the test levels (Depending on the installation conditions)
其雷擊測試的波形有兩種:Open Circuit V oltage Waveform 1.2μ/50μS(圖一)和 Short Circuit Current Waveform 8/20μS (圖二)
圖一 Open Circuit Voltage Waveform 1.2μ/50μS
圖二Short Circuit Current Waveform 8/20μS
根據法規記載，其組合波信號產生器接線圖如下圖，電壓會先經由Ccoupling(=18μF)進入Line 或Neutral端。
圖三Single phase line to line Coupler/Decoupler Network
圖四Single phase line to earth Coupler/Decoupler Network
故在測試雷擊測試時，無論Line 對Neutral, Line 或Neutral 對Power Earth, 雷擊湧浪會依照下圖所示路徑，先經由MOV 鉗位後，再往大電容(C1)方面走，最後累積在大電容上，此時大電流會將大電容上的電壓往上抬升至高電壓，這高電壓往往都會超過大電容的額定電壓。
OTP
OUT
CS
VCC
GND
COMP
LD5530
photocoupler
AC
input DC
Output 圖五 雷擊路徑
圖六 大電容波形觀察於雷擊湧浪瞬間
根據電容廠商的規格書記載，如下表二surge voltage 測試。
但這會因不同廠牌而有所不同。
當雷擊湧浪在大電容上產生的過高的電壓(surge voltage)，且累積次數過多，會有機會將電容裡的電極鋁箔損壞，小則大電容的頂部會突起，大則正負電極鋁箔變形後正負短路而造成較大的損壞電流。
如表二為例，400V 額定電壓的大電容，其可耐受的surge voltage 為450Vdc (1000次)。
表二 大電容surge voltage 耐受力定義(來源Rubycon corp.)
突然產生的損壞電流，會如下圖七所示將所流經的零件瞬間燒毀。
例如NTC, Fuse, L1(common choke)的銅線或絕緣漆，及橋式整流器的其中二顆整流二極體。
圖七 雷擊測試損壞路徑
以實例24Watts (12伏特2安培)的範例中，測試電擊電壓4.5KV ，所觀測到的MOSFET Vds 電壓如下圖八。
在雷擊瞬間，Vds 電壓會因大電容電壓被慢慢抬升而被墊高，此範例中的MOSFET 為600伏特耐壓。
圖八 MOSFET 與限流電阻之波形觀察於雷擊湧浪瞬間
但圖八中的Vds 壓已被抬升至接近700伏特，此時MOSFET 已進入Avalanch_breakdown (突崩
潰，是指對半導體施加足夠的電壓時，流過它們的電流突然增大。
強大的電流而產生的電子能夠擊出原子中的電子而使它變成自由電子)。
圖九增大共模電感(1)
一般來說共模電感的功用除了在EMI防制上的效果外，在雷擊瞬間時，假設電感不飽和的情況下，雷擊電壓會被電感所抑制住，而產生出的雷擊電流湧波也會比較低。
但實際上共模電感會在發生電擊瞬間後的幾 s產生瞬間飽和現象，電感的阻抗瞬間消失，所有的電擊電流湧波直接經由橋式整流器進入大電容。
在實驗中將共模電感的感量加大，來實測對大電容電壓的影響。
如圖九所示，加大感量後，可以增加電感的感抗，並抑制雷擊湧浪的能量，進而將大電容的電壓壓低，延長電容的使用壽命。
並觀察MOSFET的Vds耐壓，也因此而降低不少，如圖十。
所以，防止共模電感在瞬間飽和的一般對策有加gas tube(氣體放電管)、尖端放電layout等等。
圖十增大共模電感(2)_ch1:Vds of MOSFET; ch2:VRsense
在雷擊湧浪的防制中，除了Thermistor (NTC)、MOV (Metal Oxide Varistor)、Gas Discharge Tube
以外，共模電感也可以是其中一個防制元件，再搭配適當的安全距離設計，如變壓器的絕緣距離，光耦合器的絕緣距離，Y電容的橋接地路徑..等，便可有效強化對於抵抗雷擊湧浪的能力。
對於PWM IC部份，以通嘉(Leadtrend) LD5530 (SOT26)為例，如圖十一所示。
偵測Rsense的Rcs-Ccs filter需要儘量的靠近IC端，以防雷擊瞬間產生的干擾。
Ccomp電容和Cotp濾波電容也需靠近IC端以防干擾。
圖十一LD5530 PCB Layout建議
而Vcc方面，由於LD5530有小於1uA的低啟動電流與low power saving性能(no load<100mW@264V AC)，其使用的Rstart_up可以相對較其他廠牌IC來的大，大的電阻(Rstart_up)對雷擊瞬間產生的抵抗力也較強，可以抵抗較多的能量由啟動電阻進入IC的Vcc pin，在PCB layout trace最後進入Vcc pin時，再加一個CVcc濾波電容0.1uF以穩定IC的Vcc OVP 誤動作是很重要的一個元件。
對於某些6.6KV高雷擊測試次數的規範來說，以上都可以有效強化電源產品的抵抗雷擊湧浪的能力。
目前LD5530有低起動電流(1 A startup current)、低UVLO off電壓(7.5V)及空載時低工作電流(0.65mA Operating current)，對於在調整空載及輕載效能時有很大的助益，以65W為例，264V ac 輸入條件時，空載損耗可以達到81mW以下，20W為例，空載損耗可以達到64mW以下。
且具備有low cost design 與high performance 的優勢，內建Vcc OVP, SCP/OPP/OLP保護, 精準OCP high low line補償，外部OTP 保護與精準CS OVP設定之功能。
參考文獻：
1.IEC-61000-4-5 second edition 2005-11
2.洪勝群/林玉焜, “Power supply 的雷擊防制”,
/ART_8800644618_675763_AN_ec326bf9.HTM
3.LD5530 Datasheet, Leadtrend corp.
4.Capacitor Datasheet of Rubycon corp.。