6.2实验内容及步骤
6.2.2 用集成JK触发器74LS112和四2输入与非门
74LS00组成同步六进制减法计数器： ⑴ CP加单正脉冲，观察各触发器的输出状态，纪录于 表6-2中。
表6-2
计数脉冲 Cp数
二 Q1
进 制 Q2
码 Q0
对应的 十进制数
⑵(选作) CP接连续脉冲，用示波器观察并对应记 录在一个计数周期内，CP和各输出端的波形。
J0 = K 0 = 1
触发器的 驱动方程
J1 = Q 2Q 0, K 1 = Q 0
J 2 = Q1Q 0, K 2 = Q 0
逻辑图（用2片74LS112和1片74LS00组成）
1 & 1 &
00- 4 00-3
00-2 00-1 Q FF0 1J Q C1 1K
·
Q
Q
FF2 1J C1 1K
Q Q
FF1 1J C1 1K
·
·
RD
1
Q2
Q1
· · · · CP Q
0
注：SD连在一起接高电平！
逻辑图（用2片74LS112和1片74LS08组成）
& &
VCC 4B 4A 4Y 3B 3A 3Y
14 13 12 11 10 9 8
74LS08
1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND
下周实验： RC环形振荡器和单稳态触发器
请确认本次实验集成电路芯片：74112两 片、7400一片、7490一片的安插位置。
从逻辑开关右面插孔连接+5V和
注意：不要在数电箱面板上写字！
实验六 计数器的设计
6.பைடு நூலகம்实验目的
1、学习用集成触发器组成同步和异步计数器并测试其逻 辑功能。
2、学习用集成计数器组件组成任意进制计数器的方法并 测试其逻辑功能。
CPA NC QA QD GND QB QC 14 13 12 11 10 74LS90 1 2 3 4 5 6 7 9 8
CPB R01 R02 NC VCC S91 S92
图6-1
异步十进制计数器74LS90功能表
异步复位、置位输入端 R01 R02 S91 S92 H H L X H H X L X X H H X L X L 输 出 端 QD QC QB QA L L L L L L L L H L L H 计 数
08-2
·
Q2
FF2 1J C1 1K
Q
FF1 1J C1 1K
·
08-1 Q
FF0 1J C1
Q
Q1
Q2
Q1
··
··
Q0
1K
·
1
Q0
·
RD CP
注：SD连在一起接高电平！
1、CP加单正脉冲，观察触发器的输出状态
2、CP加连续脉冲，观察并画出Cp及触发器输出Q2、 Q1、 Q0的输出状态
6.2.3用中规模集成电路（2/5十进制计数器74LS90）组 成BCD码九进制加法计数器： ⑴ CPA接单正脉冲，观察各触发器的输出状态，纪录于表6-4 中。 ⑵ CPA接单正脉冲，输出端QD QCQB QA对应接至七段译码/驱 动电路CD4511的输入端D、C、B、A，观察数码管的变化。 2/5十进制计数器74LS90的管脚图： 计数脉冲从CPA输入（下降沿有效）， QA与CPB相连， QD QCQB QA输出 ——8421码十进制计数器 R01、 R02：异步清零端 （高电平有效） S91、S92：异步置9端 （高电平有效）
L X L X L X X L X L L X
计 计 计
数 数 数
BCD码九进制加法计数器示意图
+5V
QD QC QB QA VCC
GND
·
·
74LS90
S91 CPB S92 CPA
·
CP
R01 R02
·
为可靠清0，可按下图连接：
BCD码九进制加法计数器示意图
& 08-1 +5V
·
QD QC QB QA VCC
GND
74LS90
S91
CPB S92 CPA CP
R01 R02
·
1、CP加单正脉冲，观察触发器的输出状态
·
将译码驱动单元VCC接+5V, 计数器输出QD、QC、QB、QA 接到对应的D、C、B、A插孔，可直接用数码管显示读数。
2、CP加连续脉冲，观察并画出Cp及触发器输出QA、 QB、 QC 、 QD的输出状态