电子电工综合实验（II）实验报告——数字计时器设计班级：9121042201学号: 912104220132姓名：董跃目录一、实验目的 (3)二、实验要求 (3)三、实验内容 (3)四、实验器件 (3)五、元器件引脚图及功能表 (4)六、实验原理 (10)1.秒脉冲发生电路 (11)2.计时器电路 (11)3.译码显示电路 (12)4.报时电路 (13)5.校分电路 (14)6.清零电路 (15)七、逻辑图 (16)八、引脚接线图 (16)九、实验总结 (16)参考文献 (17)一、实验目的1.掌握常见集成电路的工作原理和使用方法。
2.学会单元电路的设计方法和单元间设计组合。
二、实验要求实现从00′00″到59′59″的多功能数字计时器，并且满足规定的清零，快速校分以及报时功能的要求。
三、实验内容1．设计、安装、调试脉冲发生电路。
2．设计、安装、调试59′59″计时器电路。
3．设计、安装、调试译码显示电路。
4．设计、安装、调试任意状态清零电路。
5．设计、安装、调试快速校分电路。
6．设计、安装、调试整点报时电路（59′53″、59′55″、59′57″时发出频率为500Hz的低声；59′59″时发出频率为1KHz的高声）。
7．设计1－5项联接构成数字计时器电路四、实验器件1、集成电路：NE555 1片(多谐振荡)CD4040 1片（分频）CD4518 2片（8421BCD码十进制计数器）CD4511 4片（译码器）74LS00 3片（与非门）74LS20 1片（4输入与非门）74LS21 2片（4输入与门）74LS74 1片（D触发器）2、电阻：1KΩ1只3KΩ1只330Ω（300Ω）28只3、电容：0.047uf 1只4、 共阴极双字屏显示器两块。
五．元器件引脚图及功能表 1.NE5551片(多谐振荡)：(1)引脚布局图：图1 NE555引脚布局图（2）逻辑功能表：(引脚4 ) V i1(引脚6) V i2(引脚2) V O (引脚3) 0 ××0 1 >32Vcc >31Vcc 0 1 <32Vcc <31Vcc 1 1<32Vcc>31Vcc不变2.CD4040 1片 （分频）：（1）引脚布局图：图2 CD4040引脚布局图（2）逻辑功能说明：CD4040是一种常用的12分频集成电路。
当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。
其内部结构图如图4所示。
引脚图如图3所示，其中VDD 为电源输入端，VSS为接地端，CP端为输入端CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。
3.CD4518 2片（8421BCD码十进制计数器）：（1）引脚布局图：图3 CD4518引脚布局图（2）逻辑功能表：输入输出CR CP EN Q3Q2Q1Q清零 1 ××0 0 0 0计数0 ↑ 1 BCD码加法计数保持0 ×0 保持计数0 0 ↓BCD码加法计数保持0 1 ×保持表2 CD4518逻辑功能表4.CD4511 四片（译码器）：（1）引脚布局图：图4 CD4511引脚布局图（2）逻辑功能表：输入输出LE D C B A g f e d c b a 字符测灯0 ×××××× 1 1 1 1 1 1 1 8 灭零 1 0 ×0 0 0 0 0 0 0 0 0 0 0 消隐锁存 1 1 1 ××××显示LE=0→1时数据译码 1 1 0 0 0 0 0 0 1 1 1 1 1 1 01 1 0 0 0 0 1 0 0 0 0 1 1 0 11 1 0 0 0 1 0 1 0 1 1 0 1 1 21 1 0 0 0 1 1 1 0 0 1 1 1 1 31 1 0 0 1 0 0 1 1 0 0 1 1 0 41 1 0 0 1 0 1 1 1 0 1 1 0 1 51 1 0 0 1 1 0 1 1 1 1 1 0 0 61 1 0 0 1 1 1 0 0 0 0 1 1 1 71 1 0 1 0 0 0 1 1 1 1 1 1 1 81 1 0 1 0 0 1 1 1 0 0 1 1 1 9表3 CD4511逻辑功能表5.74LS00 3片（与非门）：（1）引脚布局图：图5 74LS00引脚布局图（2）逻辑功能表：输入输出B A Q0 0 00 1 11 0 11 1 06.74LS20 一片（4输入与非门）：（1）引脚布局图：图6 74LS20引脚布局图（2）逻辑功能表：输入输出A B C D Q0 X X X 1X 0 X X 1 X X 0 X 1 X X X 0 11 1 1 1 07．4LS21 2片（4输入与门）：（1）引脚布局图：图7 74LS21引脚布局图（2）逻辑功能表：输入输出A B C D Q0 X X X 0X 0 X X 0 X X 0 X 0 X X X 0 01 1 1 1 18.74LS741片（D触发器）：（1）引脚布局图：图8 74LS74引脚布局图（2）逻辑功能表： 输入 输出CP D RD S D Q 1+N 1+N Q 清零 X 0 1 X 0 1 置“1” X 1 0 X 1 0 送“0” ↑ 1 1 0 O 1 送“1” ↑ 1 1 1 1保持 O 1 1 X 保持不允许XX不确定9.电阻：电路所用的电阻为4色环电阻，阻值为330Ω或者300Ω的电阻共28只、阻值为1k Ω和3k Ω的电阻各1只。
10.电容：0.047uf1只11.共阴极双字屏两块：（1）引脚布局图：图9 共阴极双字屏引脚布局图（2）逻辑功能表：显示字型g f e d c b a 段码0 0 1 1 1 1 1 1 3fh1 0 0 0 0 1 1 0 06h2 1 0 1 1 0 1 1 5bh3 1 0 0 1 1 1 1 4fh4 1 1 0 0 1 1 0 66h5 1 1 0 1 1 0 1 6dh6 1 1 1 1 1 0 1 7dh7 0 0 0 0 1 1 1 07h8 1 1 1 1 1 1 1 7fh9 1 1 0 1 1 1 1 6fh六、实验原理电子计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路可以分为校分电路、清零电路和报时电路。
其具体的原理框图如图1所示。
图10 电路原理框图电路各单元工作原理及逻辑设计总工作原理：由振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器记满60后向分计数器进位。
计数器的输出经译码器送显示器。
记时出现误差时可以用校时电路进行校分，校秒。
扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
1.秒脉冲发生电路逻辑图如下：VCCOUTU2555_TIMER_RATEDGNDDISRSTTHRCONTRIR11.0kΩR21.0kΩC147nF125VVDD图11 脉冲发生电路图脉冲发生电路为计时电路提供计数脉冲，因为设计的是计时器，所以需要产生1Hz的脉冲信号。
这里采用石英晶体振荡器和分频器构成。
具体电路可由频率为f＝212Hz的晶体振荡器和12位二进制串行分频器CD4040实现。
CD4040的最大分频系数是212,即Q12＝1Hz，从Q12可以输出脉冲信号。
2.计时电路计时电路钟的计数器，可以采用加法计数器CD4518实现。
将分和秒的个位、十位分别与七段数码显示器上对应管脚连起来，使显示器上显示从0分0秒到59分59秒，然后清零重新计数。
图11电路左半部分对应的是分的十位和个位，右部分对应的是秒的个位和十位。
秒的个位的CP端和分的个位的EN端都由校分电路提供信号。
同时分十位的EN 连到分个位的6号角，秒同分。
3.译码显示电路译码器选用四线－七段译码器CD4511，显示器选用共阴双字显示器。
图13 译码显示电路图将译码器CD4511的7个输出端1、2、3、4、5、6、7分别与显示器上的对应端相连，译码器的3，4，5脚分别接1，1，0，输入端接计数器CD4518的输出端，即可实现数字显示的功能。
两者都是从计数器的输出端向CD4511的输入端输入信号，通过译码器4511后再输入到数码管中。
（330Ω的电阻是以防电流过大使数码管烧毁）4.报时电路U1A74LS21D U1B74LS21DU2A74LS20DU3A74LS00DU3B74LS00DU3C74LS00D3Qd3Qa2Qc2Qa1Qa 1QdF41QbF31QcF3图14 报时电路图当需要在某一时刻报时，就将该时刻输出为“1”的信号作为触发信号，选通报时脉冲信号用蜂鸣器进行报时。
要使蜂鸣器在59′53″、59′55″、59′57″时发出低声（频率为500Hz ）；在59′59″时发出高声（频率为1KHz ）。
蜂鸣器的一端接地， 则另一端的输入应满足以下式子：H ＝59′53″f 3+59′55″ f 3+59′57″ f 3+59′59″f 4＝59′51″（Q B f 3＋Q C f 3＋Q D f 4）＝f Q f Q f Q D C B 433''51'59其中，Q B 、Q C 、Q D 分别是秒个位的输出。
假设分十位所对应的计数器的输出为1Q D ,1Q C ,1Q B ,1Q A ；分个位所对应的计数器的输出为2Q D ,2Q C ,2Q B ,2Q A ；秒十位所对应的计数器的输出为3Q D ,3Q C ,3Q B ,3Q A ；秒个位所对应的计数器的输出为4Q D ,4Q C ,4Q B ,4Q A 。
其中，Q 4为高位，Q 1为低位。
在59′51″时，四个计数器的输出分别为：1Q D 1Q C 1Q B 1Q A ＝0101， 2Q D 2Q C 2Q B 2Q A ＝1001， 3Q D 3Q C 3Q B 3Q A ＝0101， 4Q D 4Q C 4Q B 4Q A ＝0001。
因此，此时的触发信号F ＝1Q C 1Q A 2Q D 2Q A 3Q C 3Q A 4Q A 。
而报时脉冲信号可以由CD4040输出分频信号中得到，低音选用500Hz 的脉冲，高音选用1KHz 的脉冲。
连好之后，将输出接到蜂鸣器的一端，蜂鸣器的另一端接地即可实现了定点报时的功能。
5.校分电路U1A74LS74D 1D21Q 5~1Q6~1CLR11CLK 3~1PR 4VDD5V VDD VDD 5VVDD 1VDD5V VDD 0U2A 74LS00D_VHDL&U3A74LS00D_VHDL&U4A74LS00D_VHDL&5638427图15 校分电路图如图，校分开关打到“0”时，计数器正常计数；当开关打到“1”时，分计数器以2Hz 的频率进行快速校分。