Abstract : This paper presents t he principle and t he realization met hod of a new multiplex channel synchronization data acquisi2 tion board which is used for fault wave2recording device. This da2 ta acquisition board is triggered by GPS , can achieve synchro2 sampling of 24 digital input . The rate of sampling can achieve 250ksps per channel , and t he precision of sampling is 16 bit . Moreover , t his data acquisition board can easily administer t he working met hod of sampling channels in accordance wit h t he dif2 ference of wave2recording objects by t he hardware ISP ( In Sys2 tem Programming) technology of FP GA. The PCI bus ensures its real2time and universal character. Key words : fault wave2recording device ; PCI Bus ; FP GA ; GPS ; synchro2sampling ; ISP
将采样数据交由 DSP ( 数字信号处理器 ) 芯片进行 故障判断 、数据转存和通信 , 使数据采集占用较少 的 DSP 资源 , 比较好地解决了提高多通道故障录波 装置采集速率的难点 。 研制的数据采集卡具有 24 通道 GPS 同步采样 , 单通道采样速率最高可达到 250 ksps , A/ D 转换精 度为 16 位 , 开关量为 32 路开入开出 , 通过在系统 编程改变 FP GA 的配置可方便地设置多路数据采集 工作方式以满足不同需要 , 符合 PCI 总线标准 , 可 广泛用于变电站 、发电厂等地方 。
1 Mbps 左右数据量的传输 。
中读出数字信号 , 或者等待 F IFO 中的数据溢出发 出中断请求 , 再由 PC 机响应中断读数据 , 避免了 多采或漏采现象 , 简化了调试工作 , 节约了数据转 换时间 , 也简化了硬件设计 。 11213 测频和 GPS 同步脉冲发生模块 测量电网频率时 , 首先对输入的交流信号整形 , 然后进入 FP GA 的频率计数器对其每周期高电平部 分高频计数 , 通过频率测量定时器固定每次方波的 测量时间 。频率测量定时器由 GPS 同步脉冲信号统 一复位 , DSP 通过读取频率计数器得到精确电网频 率 , 并以此为依据设定 ADC 启动信号产生定时器 。 另一方面 , 高稳晶振输出的振荡信号经整形电 平转换并经计数器分频后得到满足采样率要求的时 钟信号 ( 采样率可调) 。启动 ADC 的定时器每隔 1 s 被来自 GPS O行在 GPS 时间基准之上 , 定时器复位 后 , 重新从寄存器中读取分频系数 , 分频系数则来 自于频率测量模块的计数器 , 经 DSP 读取后每隔 1 s 刷新 1 次 [ 3 ] 。由于 10 M Hz 晶振的稳定度很高 , 1 s 期间的漂移不超过 100 ns , 因此当线路两端都配置 同样的同步电路后 , 两端得到的采样时钟信号即采 样脉冲将具有与两端 1 pps 之间同样高的同步精度 , 以这样的采样脉冲作为 A/ D 转换器的采样信号 , 即 可实现系统内所有录波装置的同步采样 。 113 PCI 接口电路 本系 统 采 用 TI 公 司 的 PCI2040 实 现 DSP 的 HPI 口与 PCI 总线的连接 , 不需要额外的控制逻辑 电路 , 接口电路简便 , 其逻辑结构如图 4 所示 。为 了将 HPI 控制标志和状态寄存器以及 HPI 控制空间 映射到 PC 机内存 , 上位机程序通过 32 位配置地址 端口 ( IO 地址 0x0cf8～0x0cf b) 和 32 位配置数据端 口 ( IO 地址 0x0cfc ～ 0x0cff ) 访问 PCI 寄存器 。配 置数据端口中存放着配置地址端口中的配置地址所 指向的内存的内容 。 标准 PCI 总线能够以 132 Mbps 的数据速率进行 突发性的通信。在本系统中 , 有可能使用多个 PCI 采 集卡 , 所有器件以分时复 用 方 式 工 作 , 所 以 连 续 的 传 输 速 度 实 际 低 于 1 3 2 M Hz , 但 完 全 能 保 证
块 、开入开出模块和测频模块等组成 。 11211 ADC 管理模块
图3 单片 ADS8346 和 FP GA 的连接图
Fig13 The connection of a single ADC and FP GA
№ 3 电力科学与工程
・49 ・
11212 F IFO 模块 F IFO 是由 FP GA 内部的 EAB 模块实现的 , 容 量为 12 K 字节 。在由 ADC 管理模块选择设置的触 发方式进行 A/ D 转换后 , 将采集的数据存储在 F I2 FO 中 , 当完成所需要的信号采集后则直接从 F IFO
Design and Application of a New Multiplex Channel Synchronization Data Acquisition Board YU Dan , WAN G Qing
( Wuhan University , Wuhan 430072 , China)
111 DSP 及其外围电路的设计 TMS320VC6202 以其优异的高速处理性能和出
采用 1 个 ADC 控制模块控制 4 片 ADS8364 和 FP GA 内部 F IFO 接口 , 单个 ADS8364 芯片内集成 了 6 个独立的带采样保持的 ADC , 提供 6 个独立的 插分输入端口 , 每两个通道共用 1 个转换触发信号 , 3 个转换信号同时触发可实现 6 通道同步采样 , 单
ADC 管理模块 、F IFO 模块 、 GPS 同步脉冲发生模
通道 采 样 速 率 16 位 , 最 高 采 样 频 率 为 250 kHz , ADS8364 内部集成 6 × 16 bit 数据缓冲寄存器 , 通过 向 A0 , A1 , A2 写控制字方式可选择直接寻址模 式 、循环读数方式 、F IFO 方式 3 种方式读取单次模 数转换数据 。我们采用控制逻辑最简单的 F IFO 方 式 , 即让 A0 , A1 , A2 直接接高电平 , 同时 , 让所 有的转换信号共用同一个经 GPS 秒脉冲同步的启动 A/ D 信号 , 这样 24 个通道同时工作 , 待所有通道 均发出转换完毕中断低电平后 , ADC 管理模块通过 2 个 16 bit 缓冲器片对每个 ADC 的内部 F IFO 读取 6 次 , 数 据 按 顺 序 存 入 F IFO [ 2 ] 。图 3 为 单 片 ADS8346 和 FP GA 的连接图 。
图 2 FP GA 内部结构框图
Fig12 The inside structure of FP GA
色的对外接口能力很适合用于多通道高速数据采集 的 应 用 领 域, 该 装 置 所 选 用 的 型 号 为 TMS320VC6202 G JL - 250 , 指令周期为 4 ns , 内部 的存储器数据宽度为 32 bit , 芯片内部集成 128 kB 的片 内 数 据 RAM 和 256 kB 的 片 内 程 序 RAM 。 C6202 内部的四通道 DMA 协处理器可用于数据的 DMA 传输 。C6202 还具有一个 32 位宽的扩展总线 , 支持与异步外设 , 异步/ 同步 F IFO , PCI 桥以及外 部主控处理器等的接口 。该芯片的 EM IF 具有很强 的接口能力 , 其数据总线宽度为 32 bit , 可寻址空 间为 64 MB , 分为 4 个空间 CE02CE3 , 每个 CE 空 间彼此独立 。该系统采用了 1 片 1M ×32SDRAM , 1 片 1M ×16 位 FLASHROM 分别用来在算法运算 过程中对采样数据缓存和对故障数据存储 , 分别占 用 CE0 和 CE2 存储空间 , C6202 的 EM IF 提供了对 SBSRAM 和 FLASH 的直接支持 , 所以接口十分方 便[1 ] 。 112 FPGA 内部结构及外围电路 FP GA 内部电路框图如图 2 所 示 , 它 主 要 由
为了实现对 24 通道的瞬态故障信号的μs 级录 波 , 研究了一种基于 FP GA ( 现场可编程门阵列 ) 在系统可编程技术的数据采集卡实现多通道管理 、 高速数据采集以及高速存储的技术 , 保证了瞬态故 障信号的实时采集 。通过使用 FP GA 芯片对多块高 速多通道 A/ D 转换芯片的管理 , 采取了在数据采集 时在芯片内实现其采集和存储 , 提高了系统抗干 扰能力 ,利用在 FP GA内部实现高速 F IFO ( 先入先出)
№3 电力科学与工程 2004 EL ECTRIC POWER SCIENCE AND EN GIN EERIN G 文章编号 : 167220792 ( 2004) 0320047204
・47 ・
一种新型多路同步数据采集卡的设计与实现
余 丹, 王 庆
( 武汉大学 电气工程学院 , 湖北 武汉 430072)
摘要 : 介绍了一种用于故障录波的新型多路同步数据采集卡 的原理和软硬件实现方法 。该数据采集卡采用接受 GPS 触 发方式 , 可实现 24 路信号的同步采样 , 采样速率为单通道 最高为 250 ksps , 采样精度为 16 位 。该装置可以通过基于
FP GA 的硬件在系统可编程技术根据录波对象的不同而方便