两级译码方式
2013-6-28 21
NAND译码器
NOR译码器
2013-6-28
22
两级译码方式
WL0 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 WL0 ( A0 A1 )( A2 A3 )( A4 A5 )( A6 A7 )( A8 A9 )
•••
字线 Wi V1
字线 Wi
Û ¿ È Ë Û ¿ È Ë (a) » ß Î Ï Di (b)
位线 Di
» ß Î Ï
V2
位线 Di (b)
(a)
2013-6-28
28
三、非挥发性存储器
1. Floating-Gate Transistor (EPROM)
Floating gate Source
Gate Drain
WL [
WL [3]
字线工作在负逻辑
默认情况下字线为高，被选中时为低。
2013-6-28 15
MOS NAND ROM Layout1
用金属1层编程
不需要到VDD和GND的接触孔; 进一步更加减小了版图面积； 跟 NOR ROM相比，性能有所下降。
Polysilicon Diffusion Metal1 on Diffusion
Word 1
Word 2
Word 1
Word 2 Storage Cell
Ak-1
Sn-2 Sn-1 Word n-2 Word n-1 Input/Output Sn-2 Sn-1 Word n-2 Word n-1 Input/Output
n words n 个选择信号
2013-6-28
通过译码器 ：输入信号数k = log2 n
WL [2] GND WL [3]
BL [0]
BL [1]
BL [2]
BL [3]
预冲管充电时，所有下拉管（字线控制的管子）关断。 优点：消除了静态功耗。 缺点：增加了时钟信号发生电路
6.地址译码器

行译码器 列译码器
(1).行译码器 行译码器的任务是从存储阵列诸多行中选中 所需的行
a. NOR译码器 b. NAND译码器
未被编程晶体管处于常通状态
2013-6-28
37
VDD
控制栅2 浮栅1 WL 选择晶体管 BL
N+
Gnd
eN+
e- N+
FN隧道效应
P－sub
特点： 1.可按位（字节）擦除； 2.每个单元需要2个晶体管，位密度 低，价格比EPROM高。
2013-6-28
38
3.Flash EEPROM
Control gate
VDD
VDD
P208 图10.37
WL
VDD M 2 M 4 Q M 3 BL
M 5
CC
Q M 1
M 6
CC
BL
2013-6-28
48
CMOS SRAM Analysis (Read) V
DD
VDD
WL VDD M 2 M 5
CC
M 4 M 6 Q=1
读信号时根据 位线上电平是 否有变化判断 为“1”或“0”
隧道击穿机理 电子注出浮动栅极
0V 10V
擦除后恢复 未编程状态 过擦除形成 耗尽型晶体管
问题：标准字线无法关断晶体管
2013-6-28 35
B2读出错误！！
2013-6-28
36
EEPROM Cell
WL
BL
2 transistor cell 被编程晶体管阈值大于VDD, 相当于开路
VDD
Floating gate erasure n + source Thin tunneling oxide
programming
p-substrate
n + drain
编程：热电子注入 擦除：隧穿机理
2013-6-28 39
Cross-sections of NVM cells
Flash
2013-6-28
D G
tox
tox n+ Substrate p n+_
S
器件截面图
电路符号
2013-6-28
29
浮栅晶体管的编程过程
20 V 0V 5V 20 V 0V 5V
S
D
S
D
S
D
加上高的编程电压 后，发生雪崩倍增 产生的高能热电子 注入浮栅
电压移去后， 电荷依然存在
加上普通工作 . 电压后，由于 晶体管阈值电 压被抬高从而 不导通
一般用紫外擦除
2013-6-28 30
A “Programmable-Threshold” Transistor
2013-6-28
31
2013-6-28
特点： 1.只能“系统外”擦除，擦除时间长； 2.位密度高，价格低。
32
2.EEPROM (电可擦除可编程只读存储器)
Floating gate Source 20–30 nm Gate Drain -10 V 10 V n+ Substrate p n+ I
2013-6-28
20
Precharge devices
GND
GND
VDD WL 3
WL3 WL2 WL1
VDD
VDD
WL 2
V DD WL0
WL 1
WL 0 VDD f A0 A0 A1 A1
A0
A0
A1
A1
f
2-input NOR decoder
2-input NAND decoder
规模较大时，NOR译码器译码速度快，但占面积 大,NAND译码器面积小，但因管子串联较多速度慢
V GD
氧化层厚度10 nm
Fowler-Nordheim I-V characteristic
2013-6-28
33
EEPROM的编程过程
10V 0V 5V 5V
隧道击穿机理 电子注入浮动栅极
移去编程电压后 电荷仍被捕获
编程形成了较高的 阈值电压
2013-6-28
34
EEPROM的擦除过程
0V 10V
普通OR、NOR、NAND结构缺点

静态功耗大，当输出为低（NOR、NAND） 或高（OR）时，存在一个从VDD到GND的 静态电流通路。
预充式NOR ROM
2013-6-28
18
5.预充式NOR ROM
φpre
V DD Precharge devices
WL[0]
GND WL [1]
φpre WL[0]
用金属将不需要的晶体管源漏短路
2013-6-28 16
NAND ROM Layout2
用离子注入层编， 需增加一道工序
注入n型杂质降 低阈值使其变成 耗尽型，相当于 短路
Polysilicon Threshold-altering implant
Metal1 on Diffusion
2013-6-28 17
1.须按块擦除； 2. 位密度高，速度快
2013-6-28
43
Characteristics of State-of-the-art NVM
2013-6-28
44
四、读写存储器 (RAM)
静态读写存储器 (SRAM)
存储数据保存时间长 面积大 (6 transistors/cell) 快
动态态读写存储器 (DRAM)
BL BL BL WL
VDD WL
WL
1
BL
WL WL
BL
BL
WL
0
GND Diode ROM MOS ROM 1 MOS ROM 2
2013-6-28
10
2.MOS OR ROM
BL[0] WL[0] V DD WL[1] BL[1] BL[2] BL[3]
WL[2] V DD
WL[3]
V bias Pull-down loads
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
2013-6-28
1
第11章 半导体存储器
2013-6-28
2
内容提要
概述 存储器的分类 存储器的容量 存储器的结构 只读存储器（ROM） 非挥发存储器（NVRWM） 随机存取存储器（RAM）
2013-6-28 11
3.MOS NOR ROM
V DD Pull-up devices
WL[0]
GND
WL [1]
WL [2]
GND
WL [3]
BL [0]
2013-6-28
BL [1]
BL [2]
BL [3]
12
MOS NOR ROM Layout 1
Polysilicon Metal1 Diffusion Metal1 on Diffusion
需要周期性刷新 面积小 (1-3 transistors/cell) 慢
2013-6-28
45
时序电路的 存储机理？
静态保持
动态保持
0
1
×
1 1
0
1
×
1
×
0
1
2013-6-28
46
1. SRAM
字线
基本SRAM单元和电压传输特性
1 q 2 q
位 线
位线
2013-6-28
47
(1) 6管CMOS SRAM单元
WL 1